非同期式パイプライン型プロセッサの自動合成に関する研究

• Project/Area Number: 08780287
• Research Category: Grant-in-Aid for Encouragement of Young Scientists (A)
• Allocation Type: Single-year Grants
• Research Field: 計算機科学
• Research Institution: Okayama University
• Principal Investigator: 籠谷 裕人 岡山大学, 工学部, 助手 (50271060)
• Project Period (FY): 1996
• Project Status: Completed (Fiscal Year 1996)
• Budget Amount: ¥900,000 (Direct Cost: ¥900,000); Fiscal Year 1996: ¥900,000 (Direct Cost: ¥900,000)
• Keywords: 非同期式回路 / パイプライン機構 / 依存性グラフ / 自動合成 / グラフ変形

Research Abstract

本研究では、パイプライン機構を備えた非同期式プロセッサの自動合成手法の開発を目的とし、依存性グラフ(プロセッサ内で実行される部分処理(基本操作)間の実行順序や条件分岐などを記述した有向グラフ)のパイプライン化手法を確立した。
パイプラインとは、何度も繰り返される処理内の、繰り返し間にまたがる基本操作間の並列実行であると一般化できる。そこで、依存性グラフにおいて、最後に実行される基本操作と、次の繰り返し時に最初に実行される基本操作との間に依存関係がなければ、これらが並列に実行できるように依存性グラフの一部を変形すればよい。この変形は、二つの基本操作間の有向パスを複製し、各基本操作を異なるパスに配置することによって行われる。
しかしこのとき、他の部分処理との依存関係から、変形を行っても並列には実行されない場合が存在し、その結果、与えられるグラフによっては、何度でも変形が可能となって手続きが停止しないことがあることが判明した。そこで、ある変形が実際に並列実行に有効かどうかを判定する手法を考案し、有効な場合のみ変形を適用するという条件を加えた。そして、以上のパイプライン化手続きが正当であることが証明された。
本研究の成果により、パイプライン化された非同期式プロセッサが容易に設計できるようになると考えられる。
本手法においては、極端な遅延も存在すると仮定しており、ほとんど同時に動作しないのに別々のハードウェアを割り当てなければならない場合があるなど、ハードウェア量が増大し得るという問題が残る。従って、今後、遅延の仮定に制約を設け、ハードウェア量と動作速度とのトレードオフを考慮した、スケジューリング法を確立していくことが必要となる。