| Project/Area Number |
09233206
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
| Allocation Type | Single-year Grants |
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
柳 基鎬 東北大学, 大学院・工学研究科, 助手 (20270811)
栗野 浩之 東北大学, 大学院・工学研究科, 講師 (70282093)
|
|---|
| Project Period (FY) |
1997
|
| Project Status |
Completed (Fiscal Year 1997)
|
| Budget Amount *help |
¥1,600,000 (Direct Cost: ¥1,600,000)
Fiscal Year 1997: ¥1,600,000 (Direct Cost: ¥1,600,000)
|
|---|
| Keywords | 単電子素子 / 単電子メモリ / クーロンブロッケード / マルチチャネル / 室温動作 / CMOSメモリ / 融合素子 / 極微細結晶粒 |
|---|
| Research Abstract |
単電子トランジスタを複数個並列接続したものを一つのメモリセルとすることによって従来の単電子メモリよりも室温で高速に動作する新しい極微細メモリ素子(マルチ単電子メモリと呼ぶ)を実現することを目的として基本技術の検討を行い、以下のような成果を得た。
1.マルチ単電子メモリでは単電子動作のチャネルを複数並列接続して書き込み時や読み出し時の信号のばらつきを抑え、それによって室温での高速低電圧動作を実現することを目指しているが、ばらつきをも含めて素子の動作特性を評価できる3次元モンテカルロ・シミュレータを新たに開発することによって、マルチ単電子メモリのチャネルの電位分布や電子の挙動を詳細に解析することができるようになった。
2.単電子メモリとCMOS・SRAMメモリセルを融合した新しいメモリ回路(Merged CMOS/SET memory)を提案するとともに、CMOS・SRAMメモリセル回路を最適化することにより、高速に動作する条件の存在することを回路シミュレーションにより明らかにした。
3.マルチ単電子メモリの試作に必要な微細加工技術の検討を行い、EB直接描画とアッシャー、ICP(Inductively Coupled Plasma)エッチャーの使用によって25nmの極微細ゲート電極パターンの加工が可能となった。また、3nmの薄いゲート絶縁膜の形成や10〜20nmの粒径をもつ極微粒径の多結晶シリコン薄膜の堆積も可能となった。
|
