| Project/Area Number |
09750345
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Electronic materials/Electric materials
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
会沢 康治 (會澤 康治) 東京工業大学, 精密工学研究所, 助手 (40222450)
|
|---|
| Project Period (FY) |
1997 – 1998
|
| Project Status |
Completed (Fiscal Year 1998)
|
| Budget Amount *help |
¥2,500,000 (Direct Cost: ¥2,500,000)
Fiscal Year 1998: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 1997: ¥1,500,000 (Direct Cost: ¥1,500,000)
|
|---|
| Keywords | 強誘電性弗化物 / BaMgF_4 / 電界効果トランジスタ / マトリクス集積回路 / ニューロデバイス / シナプス結合回路 / 強誘電体 / 弗化物強誘電体 / 反応性イオンエッチング / ヒステリシス特性 / しきい値電圧シフト |
|---|
| Research Abstract |
本年度は、Si単結晶基板上のBaMgF_4(120)配向膜を用いたAl/BaMgF_4(BMF)/Si(111)構造及びAl/BMF/Pt/SiO_2/Si(100)構造の電界効果トランジスタをマトリクスに集積した回路を作製し、その動作特性を評価した。
作製したマトリクス集積回路は、一つの基板上に9つのトランジスタを並列に接続した回路を13列形成した構造となっている。本構造の作製では、 ドレイン・ソースのイオン注入領域を予め作製しておき、その後にゲート絶縁膜を形成するプロセスを用いている。なお本構造ではドレイン電極及びソース電極のコンタクト形成領域とBMF薄膜の堆積領域とが空間的に分離されており、かつゲート電極の形成にハードマスクを用いているためBMF薄膜のエッチング加工が不要となっている。
Al/BMF(厚さ220nm)/Si(111)構造のpチャネルトランジスタマトリクス集積回路の特性を評画した結果、ゲート幅W/ゲート長L=280μm/10μmのトランジスタ単体の静特性において実効チャネル移動度26cm^2/Vs、サブスレショルドスイング200mV/dec.の動作性能が得られることを確認した。またこのトランジスタのドレイン電流-ゲート電圧特性では、メモリウインドウ約1.5Vのヒステリシス特性を示し、ゲート電圧0Vにおけるドレイン電流のオン・オフ比が1000程度得られることを確認した。さらに複数のトランジスタを同時にオンした場合に、オンしたトランジスタの数に応じてドレイン電流が増加する電流加算動作を確認した。次にAl/BMF(厚さ210nm)/Pt/SiO^2/Si(100)構造のpチャネルトランジスタマトリクス集積回路を作製し、動特性の評画を行った結果、電圧振幅±l6V、周波数1kHzのゲート信号に対して約6.5Vの大きなしきい値電圧シフトが生じるといった新しい知見が得られた。なお、この大きな電圧シフトはAl/BMF/Ptキャパシタの分極特性から見積もられる値に一致することを確認した。以上のことから、BMF薄膜をゲート絶縁膜に用いたトランジスタマトリクス集積回路は、強誘電体の自発分極による顕著なメモリ効果を有し、アナログニューロデバイス用のシナプス結合回路へ応用するのに有効であるとの結論に達した。
|
