極微細で動作可能なダブルゲートシリコン薄膜トランジスタの研究
| Project/Area Number |
09750388
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
電子デバイス・機器工学
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
牧平 憲治 九州工業大学, マイクロ化総合技術センター, 助手 (10253569)
|
|---|
| Project Period (FY) |
1997 – 1998
|
| Project Status |
Completed (Fiscal Year 1998)
|
| Budget Amount *help |
¥2,300,000 (Direct Cost: ¥2,300,000)
Fiscal Year 1998: ¥500,000 (Direct Cost: ¥500,000)
Fiscal Year 1997: ¥1,800,000 (Direct Cost: ¥1,800,000)
|
|---|
| Keywords | SOI / TFT / シリコン薄膜トランジスタ / 多結晶シリコン / CMOS / 核発生位置制御 / ダブルゲートトランジスタ |
|---|
| Research Abstract |
シリコン薄膜トランジスタ(TFT)の特性向上のためにはチャネル領域からの結晶粒界の排除が有効であると考えられ、このための方法としては多結晶薄膜形成時に結晶の位置を任意の位置に形成することが有効である。このことを実現するために非晶質シリコン表面に転写基板による型押し、あるいは金属の転写という方法を提案し、この方法が有効であることを確認した。またこの方法によって結晶粒径の拡大が可能となることも示した。この方法により、高性能TFTの実現が可能になると期待できる。さらに、単結晶シリコンと比較して多結晶シリコンはゲート酸化後の酸化膜/シリコン界面の凹凸が大きくこれが素子性能を低下させていると考えられる。そこで、酸化方法の検討を行い、界面の平坦性の向上のためには拡散律速領域での酸化が有効であることを示した。この結果により検討を加えることで、素子特性の向上が期待できる。また、シングルゲートの通常のトランジスタ構造のTFTを試作し、ゲート長0.6μmまでのサブミクロン領域での多結晶シリコン薄膜トランジスタの動作を確認、良好なトランジスタ特性を得た。また、このTFTを用い、CMOSでの51段のリング発振器を試作を行なった。発振周波数は遅いものの正常動作することを確認した。そして、この素子の特性ばらつきを評価し、この原因について結晶粒界のキャリアのトラップの影響についてシミュレーションによる検討を行い、実験結果と良く一致するモデルを提案することができた。これらの結果から、多結晶シリコンTFTのさらなるゲート長の縮小が可能であると期待できる。
|
Report
(2 results)
Research Products
(9 results)
