大規模・高速連想メモリーを用いたトリガーモジュールの開発(2)

• Project/Area Number: 10140224
• Research Category: Grant-in-Aid for Scientific Research on Priority Areas (A)
• Allocation Type: Single-year Grants
• Research Institution: The High Energy Accelerator Research Organization
• Principal Investigator: 堺井 義秀 高エネルギー加速器研究機構, 素粒子原子核研究所, 助教授 (90170571)
• Project Period (FY): 1998
• Project Status: Completed (Fiscal Year 1998)
• Budget Amount: ¥3,400,000 (Direct Cost: ¥3,400,000); Fiscal Year 1998: ¥3,400,000 (Direct Cost: ¥3,400,000)
• Keywords: 高速トリガー回路 / 連想メモリー

Research Abstract

B中間子ファクトリーの第二世代実験ではイベントレートが高いので大量の情報を高速で処理するトリガー回路が重要となるが、そのニーズに応える可能性のある新しいエレメントとして、最近開発された大規模・高速アドレスフィルタリングプロセッサ(連想メモリー)LSIチップのトリガー回路への応用を目的として研究をおこなった。これは、前年度の科研費での研究を継続・発展するものである。トリガー回路は、検出器の種類等その用途に応じて多岐に亘っているため前年度と同様にKEKBファクトリーBELLE実験等のトリガー関連のグループと定期的に打ち合わせ・意見交換を行った。
前年度特性を調べた市販の連想メモリーチップ川崎製鉄製KE5B256B1、KE5B064B1、KE5BGCA128ACFPの3種類のチップを使った簡単なテストボードを作成しトリガーボードとしての性能を調べ評価した。その結果、仕様に示された通り32〜256の幅広いビット数の入力信号に対して、入力のパターンがメモリーテーブルにロードされた最大8000までの任意のパターンの1つに一致した時に出力信号を出すというトリガー回路に必要な機能が確認された。さらに複数のボードをカスケード接続することにより検索テーブルのエントリー数を拡張することができることが確認された。但し、仕様によれば単一のチップでは包含的論理を組むことができないが、今回のボードでも確認された。多くの場合、トリガーは注目する信号が特定の条件を満たせば他の信号の状態によらず出力信号を出す包含的論理を用いる。包含的論理は排他的論理の組み合わせで構成することができるが入力数が多くなると出力の条件に制限が出てくるので、応用の範囲が限られてしまう。これ等は今後に残された課題として検討する必要がある。