| Project/Area Number |
10750248
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
電子デバイス・機器工学
|
|---|
| Research Institution | The University of Tokyo (1999)
Hiroshima University (1998) |
|---|
Principal Investigator |
小出 哲士 東京大学, 大規模集積システム設計教育研究センター, 助教授 (30243596)
|
|---|
| Project Period (FY) |
1998 – 1999
|
| Project Status |
Completed (Fiscal Year 1999)
|
| Budget Amount *help |
¥2,100,000 (Direct Cost: ¥2,100,000)
Fiscal Year 1999: ¥300,000 (Direct Cost: ¥300,000)
Fiscal Year 1998: ¥1,800,000 (Direct Cost: ¥1,800,000)
|
|---|
| Keywords | 遺伝的アルゴリズム / VLSI設計 / レイアウト設計 / 専用ハードウェア / フロアプランニング / VLSI CAD / 配置設計 / 配線線計 / 大規模集積回路 / 配線設計 |
|---|
| Research Abstract |
本年度は昨年度の成果を更に発展させて,以下における2つの事項について新たな研究成果を得ることができた。
1.適応的遺伝的アルゴリズムに基づく配置・配線アルゴリズムの開発
昨年度開発した配線遅延とクロストークノイズを考慮した配置・配線手法に遺伝的アルゴリズムの概念を導入することによりアルゴリズムの拡張を行った。一般に配置・配線問題は配線遅延、クロストーク等の制約の下で、配線長やチップ面積等を最小化する多目的最適化問題になるが、制約を満たした上で一度にすべての目的関数を最適化することは非常に困難である。そこで提案手法では遺伝的アルゴリズムに「環境」の概念を導入した。ここで「環境」は他の目的関数を制約(例えば、消費電力、配線長を制約)として個々の目的関数(例えば、チップ面積)を最小化する最適化問題に対応する。本研究では、複数の計算機に「異なる環境」を実現し、並列に協調しながら問題を解くことで,GAの並列処理性と自己組織化機能により、解の最適解への早期収束を実現した。また,並列適応的遺伝的アルゴリズムに関する基本的な考察も行い、提案手法の有効性を計算機シミュレーションにより確認した。
2.ハードウェアアクセラレータGAAを用いたVLSI配置・配線設計システムの試作、及び、総合試験
本年度開発した配線遅延とクロストークを考慮した遺伝的アルゴリズムに基づく配置・配線手法の考察を行ない、昨年度までに開発した遺伝的アルゴリズムハードウェアアクセラレータの更に機能拡張したGAA-IIを開発、VLSIチップ化するとともに、GAA-IIを搭載した評価ボードを作成した。現在開発した評価ボードシステム上で、提案配置・配線アルゴリズムの実装を行っている。今後は、提案アルゴリズムの性能と解の精度の評価を行う予定である。そして、試作した設計システムにより実際にVLSIレイアウト設計を行ない、設計されたレイアウトのチップ面積、総配線長、配線遅延時間、及び、設計に要した計算時間等のデータを収集し、システムを評価する予定である。
上述の研究実施によって得られた各段階における成果を、既に国際会議や国内外の関係学会誌等で公表を行っている。
|
