AnalogHDLを用いたAD融合認識機能LSIのシステム設計法に関する研究
| Project/Area Number |
10750249
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
電子デバイス・機器工学
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
永田 真 広島大学, 工学部, 助手 (40274138)
|
|---|
| Project Period (FY) |
1998 – 1999
|
| Project Status |
Completed (Fiscal Year 1999)
|
| Budget Amount *help |
¥2,200,000 (Direct Cost: ¥2,200,000)
Fiscal Year 1999: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 1998: ¥1,300,000 (Direct Cost: ¥1,300,000)
|
|---|
| Keywords | アナログデジタル混載LSI / アナログデジタル融合LSI / 知能LSI / AnalogHDL / AD混載シミュレーション / CMOSイメージセンサー / 特徴連想処理 / 特徴抽出 / CMOSイメージセンサ |
|---|
| Research Abstract |
本研究の目的は、ハードウェア記述言語(HDL)によるアナログ・デジタル(AD)融合回路システム設計法を確立し、イメージセンサを集積したAD融合認識機能LSIのシステム設計に適用することである.研究内容・得られた成果を下記にまとめる.
1.PWM信号を用いたAD融合回路アーキテクチャに基づく特徴連想処理プロセッサを0.8μm-CMOSにより試作した.56x56ピクセルの受光部を持つCMOS機能イメージセンサと、時間領域アナログ信号処理による28入力並列距離演算回路及び最小値検出回路を持つ局所的特徴抽出ブロックを有する.撮像画像を8x8ピクセルの局所領域に分割し、各領域を最も良く近似する参照パターンを抽出することで、認識処理に用いる特徴データを高速に生成する.本チップの正常動作は平成10年度に確認済みであるが、より完全な機能実現を目指して、部分的な設計変更と再試作を平成11年度に実施した.
2. 時間領域アナログ信号処理のアナログHDL記述法を確立し、局所的特徴抽出ブロックと等しい入出力関係を示すハードウェアモデルをAD混載シミュレーリョン環境に構築した.本モデル及びデジタルHDL記述したチップ制御系を含めた機能シミュレーションモデルを完成し、本チップの実性能評価に必要なテストパターン生成や、本チップを利用した認識機能システムのプロトタイプ設計に適用した.
3.LSIテスタ(T6671)を用いてチップの動作性能を実測した.局所的特徴抽出ブロックの演算性能は、動作速度25MHzにおいて0.8GOPSである.
これらの成果を踏まえて、FPGAを用いたチップ制御やパーソナルコンピュータとのインターフェース機能を持つLSIの実現、本チップと接続評価するための専用PCBボードの設計・制作、認識処理のためのソフトウェア開発、等を実施し、認識処理のプロトタイプ実現を目指す予定である.
|
Report
(2 results)
Research Products
(9 results)
