| Project/Area Number |
10750294
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
情報通信工学
|
|---|
| Research Institution | Tokyo National College of Technology |
|---|
Principal Investigator |
大塚 友彦 東京工業高等専門学校, 電子工学科, 助教授 (80262278)
|
|---|
| Project Period (FY) |
1998 – 1999
|
| Project Status |
Completed (Fiscal Year 1999)
|
| Budget Amount *help |
¥1,400,000 (Direct Cost: ¥1,400,000)
Fiscal Year 1999: ¥600,000 (Direct Cost: ¥600,000)
Fiscal Year 1998: ¥800,000 (Direct Cost: ¥800,000)
|
|---|
| Keywords | 実験計画法 / アナログ・デジタル混在LSI / 階層的LSI設計 / 設計知識 / アナログLSI / 設計階層化 / 設計仕様 |
|---|
| Research Abstract |
本研究では、アナログ・デジタル混在LSI向け動作モデルの構築とこれを活用した階層的LSI設計手法を検討した。まず、動作モデルに関しては、設計知識(回路トポロジに関する知識)に基づき、対象回路の設計変数の設定、変域の設定を行い、実験計画法により近似的モデルを導出する手法を提案した。演算増幅回路、電圧制御型発振器、位相比較回路などの基本的なアナログ回路要素の動作モデルが±30%程度の精度で導出することができた。さらに、各アナログ回路要素の動作モデルと、回路要素を組合せて構成したシステムの動作モデルとの関係も同様に実験計画法でモデル化できる事も明らかになった。
次に階層的LSI設計手法に関しては、導出された動作モデルに基づき、システム仕様から各回路要素のサブ・システム仕様を導出し、最終的に回路要素内の素子値導出する方法を提案した。一部にデジタル回路を含む位相同期回路について、本手法より階層的に回路設計可能な事が明らかになっている。今後の課題は階層的LSI設計の効率化をはかるため、設計知識の活用が考えられる。
|
