• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

システムVLSIのためのユニバーサルフロアプラナの実用化

Research Project

Project/Area Number 10750298
Research Category

Grant-in-Aid for Encouragement of Young Scientists (A)

Allocation TypeSingle-year Grants
Research Field System engineering
Research InstitutionThe University of Kitakyushu (1999)
Tokyo Institute of Technology (1998)

Principal Investigator

中武 繁寿  北九州大学, 国際環境工学部設置準備室, 講師 (10282831)

Project Period (FY) 1998 – 1999
Project Status Completed (Fiscal Year 1999)
Budget Amount *help
¥2,400,000 (Direct Cost: ¥2,400,000)
Fiscal Year 1999: ¥1,200,000 (Direct Cost: ¥1,200,000)
Fiscal Year 1998: ¥1,200,000 (Direct Cost: ¥1,200,000)
KeywordsVLSI設計 / システムLSI / フロアプラン / 配置設計 / リーフセル設計 / 2次元パッキング / 多角形パッキング / チャネル配線 / VLSIレイアウト設計 / 配置 / モジュールジェネレーション / BSG / 設計再利用 / 配置配線同時設計 / 配線領域見積り
Research Abstract

本研究の基幹技術であるBSGは矩形集合を2次元平面に重なりなく配置する手法であり、その特徴は配置を表現するための仮想的なデータ構造にある。本研究の主題は、このBSG配置方式をVLSI自動設計に適用するための拡張の提案と実際ツールの開発にあった。以下に、本研究における提案、拡張、ツール開発を概略で記す。
・BSG方式をアナログリーフセル設計の素子配置手法として適用するために、BSGを多重化し、製造における多重な層による設計ルールを考慮できるように拡張した。
・東芝と共同研究開発を行い、先端プロセスにおけるリーフセル自動設計ツールとして開発した。
・設計者から素子配置において配線領域等の考慮は必須であるとの指摘を受け、素子配置と配線を同時最適化するために、BSGに対して不変的なチャネル構造を導入し、ユニバーサルフロアプランとして拡張を行った。
・配置・配線を同時最適化するユニバーサルフロアプランのアルゴリズムを東芝との共同開発により、実際のリーフセル設計ツールとして開発を行った。
・ユニバーサルフロアプラン、および配線最適化アルゴリズムの開発の成果を国際会議において発表した。
・開発したツールの実際設計における利用方法を東芝の設計者と検討し、独自のユーザインタフェースや対話的な機能をツールに導入した。
・設計者から矩形以外の形状の素子配置に関して強い要望を受け、凸型多角形を扱うためのBSGの多重化・変形の拡張提案を行い、その成果を国際会議において発表した。

Report

(2 results)
  • 1999 Annual Research Report
  • 1998 Annual Research Report
  • Research Products

    (8 results)

All Other

All Publications (8 results)

  • [Publications] Shigetoshi Nakatake: "Module Packing Based on the BSG-Structure and IC Layout Applications"IEEE Transaction on Computer Aided Design. 15. 1518-1524 (1998)

    • Related Report
      1999 Annual Research Report
  • [Publications] 中武繁寿: "FLIPにより自己変換するスタイナ木とそのVLSI最適配線への応用(掲載予定)"情報処理学会 論文集. 41(印刷中). (2000)

    • Related Report
      1999 Annual Research Report
  • [Publications] Shigetoshi Nakatake: "The 3- Packing by Meta Data Structure and Heuristics"IEICE Transaction of Computer. E83A(掲載予定)(印刷中). (2000)

    • Related Report
      1999 Annual Research Report
  • [Publications] Shigetoshi Nakatake: "The Channeled-BSG: Universal Floorplan for Simultaneous Place/Route with IC Applications"Proceedings of IEEE/ACM International Conference of Computer Aided Design 98. 418-425 (1998)

    • Related Report
      1999 Annual Research Report
  • [Publications] Shigetoshi Nakatake: "The Multi-BSG: Stochastic Approach to an Optimum Packing of Convex Rectilinear Blocks"Proceedings of IEEE/ACM International Conference of Computer Aided Design 98. 267-274 (1998)

    • Related Report
      1999 Annual Research Report
  • [Publications] Shigetoshi Nakatake: "Self-Reforming Routing for Stochastic Search in VLSI Interconnection Layout"Proceedings of IEEE/ACM Asian South Pacific Design Automation Conference 2000. 87-92 (2000)

    • Related Report
      1999 Annual Research Report
  • [Publications] Shigetoshi Nakatake: "Module Placement on the BSG-Structure(学位論文)"東京工業大学. 96 (1999)

    • Related Report
      1999 Annual Research Report
  • [Publications] Shigetoshi Nakatake: "Module Packing Based on the BSG-Structure"

    • Related Report
      1998 Annual Research Report

URL: 

Published: 1998-04-01   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi