• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

画像処理向け組込みプロセッサのハ-ドウェア/ソフトウェア協調設計手法に関する研究

Research Project

Project/Area Number 10750303
Research Category

Grant-in-Aid for Encouragement of Young Scientists (A)

Allocation TypeSingle-year Grants
Research Field System engineering
Research InstitutionWaseda University

Principal Investigator

戸川 望  早稲田大学, 理工学部, 助手 (30298161)

Project Period (FY) 1998 – 1999
Project Status Completed (Fiscal Year 1999)
Budget Amount *help
¥2,200,000 (Direct Cost: ¥2,200,000)
Fiscal Year 1999: ¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 1998: ¥1,100,000 (Direct Cost: ¥1,100,000)
Keywordsコンピュータ支援設計(CAD) / ハードウェア / ソフトウェア協調設計 / 画像処理 / 組込みプロセッサ / リターゲタッブルアセンブラ / リターゲッタブルシミュレータ / FPGA設計環境 / ソフトウェア分割 / ディジタル信号処理 / コンパイラ
Research Abstract

平成11年度において,画像処理向け組込みプロセッサのためのハードウェア/ソフトウェア協調設計手法を構築するにあたり,専用ソフトウェアプログラム群自動合成手法に関する研究を行った.さらに,構築されたプロセッサハードウェアの自動合成手法およびそのソフトウェア環境を実ハードウェアとして総合的に評価するために,フィールドプロマブルゲートアレイ(FPGA)設計環境を構築し,実際に,いくつかのハードウェアをFPGAチップ上に実現した.
1.専用ソフトウェアプログラム群自動合成手法の構築
画像処理向け組込みプロセッサのハードウェア/ソフトウェア協調設計では,与えられたアプリケーションプログラムに特化したプロセッサハードウェアとそのプロセッサ上で動作するソフトウェア環境を自動合成する.本年度の研究では,専用ソフトウェア環境として,リターゲッタブルアセンブラならびにリターゲッタブルシミュレータを構築した.これらのアセンブラならびにシミュレータはいずれも,自動合成される画像処理向け組込みプロセッサハードウェアに応じて,その機能を可変とすることができ,その結果,通常のRISC型マイクロプロセッサからDSP型(ディジタル信号処理型)プロセッサに至る広範囲のプロセッサに対応できることを確認した.
2.FPGA設計環境の構築とその応用
これまでの研究において構築されたプロセッサハードウェアの自動合成手法およびそのソフトウェア環境を実ハードウェア上で評価するために,FPGA設計環境を構築した.FPGA設計環境は,FPGAチップとしてXilinx XC4000シリーズを複数個用いることを可能とし,実現すべきハードウェア規模に応じて,任意の拡張性を持つことに特長がある.実際に,小規模プロセッサあるいはアプリケーションプログラムを,2個のFPGAチップを用いて実現し,その有効性を実証した.

Report

(2 results)
  • 1999 Annual Research Report
  • 1998 Annual Research Report
  • Research Products

    (10 results)

All Other

All Publications (10 results)

  • [Publications] 戸川望: "制御処理を主体としたハ-ドウェアを対象とする高位合成システムとその適用"情報処理学会DAシンポジウム'99論文集. 189-194 (1999)

    • Related Report
      1999 Annual Research Report
  • [Publications] 横山正幸: "制御処理を主体としたハ-ドウェア記述生成手法"情報処理学会DAシンポジウム'99論文集. 195-200 (1999)

    • Related Report
      1999 Annual Research Report
  • [Publications] 戸川望: "A hardware/software cosynthesis system for digital singnal processor cores"IEICE Transactions on Fundamentals of Electronics,Communications and Computer Sciences. E82-A・11. 2325-2337 (1999)

    • Related Report
      1999 Annual Research Report
  • [Publications] 戸川望: "An area/time optimizing algorithm in high-level synthesis for control-based hardwares"Proceedings of IEEE Asia and South Pacific Design Automation Conference. 309-312 (2000)

    • Related Report
      1999 Annual Research Report
  • [Publications] 戸川望: "A hardware/software cosynthesis system for digital signal processor cores with two types of register files"IEICE Transactions on Fundamentals of Electronics,Communications and Computer Sciences. E83-A・3. (2000)

    • Related Report
      1999 Annual Research Report
  • [Publications] 戸川 望: "An FPGA layout reconfiguration algorithm based on global routes for engineering changes in system design specifications" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 5. 873-884 (1998)

    • Related Report
      1998 Annual Research Report
  • [Publications] 戸川 望: "A fast scheduling algorithm based on gradual time-frame reduction for datapath synthesis" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 6. 1231-1241 (1998)

    • Related Report
      1998 Annual Research Report
  • [Publications] 戸川 望: "Maple-opt:A performance-oriented simultaneous technology mapping, placement, and global routing algorithm for FPGAs" IEEE Trans.on Computer-Aided Design of Integrated Circuits and Systems. 17,9. 803-818 (1998)

    • Related Report
      1998 Annual Research Report
  • [Publications] 戸川 望: "A high-level synthesis system for digital signal processing based on data-flow graph enumeration" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 12. 2563-2575 (1998)

    • Related Report
      1998 Annual Research Report
  • [Publications] 戸川 望: "A hardware/software partitioning algorithm for processor cores of digital signal processing" Proceedings of IEEE Asia and South Pacific Design Automation Conference. 335-338 (1999)

    • Related Report
      1998 Annual Research Report

URL: 

Published: 1998-04-01   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi