工学的制約条件を満足する低消費電力回路の論理合成手法に関する研究

Research Project

Project/Area Number	10780197
Research Category	Grant-in-Aid for Encouragement of Young Scientists (A)
Allocation Type	Single-year Grants
Research Field	計算機科学
Research Institution	Kyushu University
Principal Investigator	澤田直九州大学, 大学院・システム情報科学研究科, 助手 (70235464)
Project Period (FY)	1998 – 1999
Project Status	Completed (Fiscal Year 1999)
Budget Amount *help	¥1,700,000 (Direct Cost: ¥1,700,000) Fiscal Year 1999: ¥600,000 (Direct Cost: ¥600,000) Fiscal Year 1998: ¥1,100,000 (Direct Cost: ¥1,100,000)
Keywords	論理合成 / 論理最適化 / トランスダクション法 / 許容関数 / 低消費電力 / 回路変形
Research Abstract	本研究では,トランスダクション法という論理回路の最適化手法に基づき論理設計の初期の段階から制約条件を複合的に考慮し,それらを十分に満足するような低消費電力回路の論理合成手法を構築することを目的としている。平成11年度は研究の基盤となるトランスダクション法の各種アルゴリズムの改良について検討を行ない,実装を試みた。具体的には 1.低消費電力設計向けトランスダクション法を適用するため消費電力の高速な見積り手法の確立,消費電力の大きな部分回路の抽出法の確立,変形手法の検討を行なった。 2.特定用途向けの回路に限定すると入力の信号に偏りや依存関係が生じる。これらを考慮して実装した際に効果の大きい最適化手法を検討した。 3.アルゴリズムの実装評価を行なったが,他の手法と比較して良好な結果を得るところまではいかなかった。 4.上記検討事項をハードウェア設計教育に応用し,1999 Interenational Conference on Microelectronic Systems Education(MSE'99)で発表した。