Project/Area Number |
11232201
|
Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
Allocation Type | Single-year Grants |
Review Section |
Science and Engineering
|
Research Institution | Tohoku University |
Principal Investigator |
室田 淳一 東北大学, 電気通信研究所, 教授 (70182144)
|
Co-Investigator(Kenkyū-buntansha) |
土屋 敏章 島根大学, 総合理工学部, 教授 (20304248)
栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093)
小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
杉山 直治 (株)東芝, 基礎研究所, 研究主務
小野 昭一 アルプス電気(株), 最高技術顧問(常勤研究職)
松浦 孝 東北大学, 電気通信研究所, 助教授 (60181690)
|
Project Period (FY) |
1999 – 2003
|
Project Status |
Completed (Fiscal Year 2003)
|
Budget Amount *help |
¥190,800,000 (Direct Cost: ¥190,800,000)
Fiscal Year 2003: ¥21,400,000 (Direct Cost: ¥21,400,000)
Fiscal Year 2002: ¥30,600,000 (Direct Cost: ¥30,600,000)
Fiscal Year 2001: ¥32,000,000 (Direct Cost: ¥32,000,000)
Fiscal Year 2000: ¥54,600,000 (Direct Cost: ¥54,600,000)
Fiscal Year 1999: ¥52,200,000 (Direct Cost: ¥52,200,000)
|
Keywords | SiGe / SiGeC / MOS / HBT / CVD / 選択成長 / 不純物ドーピング / 高精度エッチング / CVD低温選択成長 / in-situ不純物ドーピング / 不純物拡散 / 高選択異方性エッチング |
Research Abstract |
本研究では、人工IV族半導体超高速光・電子デバイスを開発することを目指し、Si-Ge(-C)系のIV族半導体極微細構造をデバイスに搭載した極微細MOSFET、ヘテロバイポーラトランジスタ(HBT)、Si/SiGe/Si-SOI構造の新デバイス等による低電圧・低消費電力・超高速・新機能付集積回路を設計し、それを表面・界面構造劣化の生じない低温高清浄プロセスを駆使して製作する技術を構築し、デバイス試作とその評価・デバイス物理の検討を通して極微細化・超高速化の最適方法を明らかにしようとしている。本年度は5年計画の第5年目として、新高精度要素プロセスの標準デバイス製作プロセスへの導入と、新構造原子制御半導体の応用による新物性・新機能のデバイス搭載について研究した。具体的には、マルチステップアニール法による選択成長SiGeの低抵抗Niシリサイド形成技術をElvatedソース・ドレイン構造に適用し、高性能完全空乏型SOI-MOSFETを実現した。また、SiGe選択エッチングによるマルチチャネルMOS構造を提案し、超高電流駆動能力化に有効であることを示した。酸化濃縮により形成した高品質SiGe-On-Insulator(SGOI)基板上に成長させた歪Siをチャネルに適用したMOSデバイスは高電流駆動力化と同時に基板浮遊効果が抑制されるごとを明らかにした。さらに、SiGeヘテロチャネルpMOSFETにおける低周波雑音強度は界面捕獲準位密度にほぼ比例して増加することを見いだすとともに、BドープSiGe薄膜からのSi/SiGe/Siヘテロ構造へのB拡散工程において、SiGe中でのB拡散抑制・偏析現象によるB拡散層の極浅化・低抵抗化現象を見いだし、短チャネルSiGeヘテロチャネルMOSFETの高性能化に有効であることを実証した。このようにデバイス主要部分へのSi-Ge(-C)系IV族半導体薄膜適用は、デバイスの極微細化・超高速化に有効であることを示した。
|