| Project/Area Number |
11750258
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Electronic materials/Electric materials
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
石川 靖彦 静岡大学, 電子工学研究所, 助手 (60303541)
|
|---|
| Project Period (FY) |
1999 – 2000
|
| Project Status |
Completed (Fiscal Year 2000)
|
| Budget Amount *help |
¥1,800,000 (Direct Cost: ¥1,800,000)
Fiscal Year 2000: ¥800,000 (Direct Cost: ¥800,000)
Fiscal Year 1999: ¥1,000,000 (Direct Cost: ¥1,000,000)
|
|---|
| Keywords | Si / 単結晶 / SiO_2 / 量子井戸 / 電子状態 / 貼り合わせ / 共鳴トンネル / I―V特性 / SOI / トンネル酸化膜 / I-V / C-V |
|---|
| Research Abstract |
本研究では、
・ウエハの貼り合わせを用いる独自の手法により、単結晶Si/SiO_2共鳴トンネルダイオードを作製する
・電気的特性評価によりSi量子井戸中の電子状態を明らかにする
ことを目的として研究を行ってきた。前年度までに、従来の結晶成長・堆積技術では実現できないSiO_2/単結晶Si/SiO_2の極薄多層構造の作製が可能となっている。この構造を用いて期待どおりの共鳴トンネル特性を得るには、Si井戸層の膜厚揺らぎの影響を低減することが必要であり、素子の面内寸法の縮小が必須となる。そこで本年度は、
(1)素子寸法の縮小化・素子分離プロセスの確立
(2)低温における電流-電圧(I-V)測定を行った。その結果、以下のような成果が得られた。
(1)素子寸法の縮小化と素子分離プロセス
フォトリソグラフィによるパターニングと選択酸化を用いることで、10μm□までダイオード寸法を縮小し、かつ個々の素子を分離することが可能となった(電子線リソグラフィを用いれば、さらに素子寸法を縮小化することも可能である)。
(2)I-V特性
Si井戸層の厚さを0-7nmの範囲で変化させた試料(SiO_2障壁厚さは3nmに固定)を多数作製し、低温(主に15K)でのI-V測定を行った。その結果、Si井戸層の厚さが3nm以下の試料について、複数のくびれをもつ特徴的な特性が観測された(印加電圧0-1V)。負性抵抗を示すものも観測されており、Si井戸層を電子が共鳴トンネルしているためと考えられる。ただし、選択酸化プロセス中に量子ドットや量子細線が自然形成されている可能性も否定できない。今後、試料の断面構造を詳細に評価し、得られた特性の解釈やSi量子井戸中の電子状態を明らかにしていく。
|
