Bi-CMOS技術によるエネルギーリサイクル論理回路の効果的な実現方法
| Project/Area Number |
11750295
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
電子デバイス・機器工学
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
佐々木 守 熊本大学, 工学部, 助教授 (70235274)
|
|---|
| Project Period (FY) |
1999 – 2000
|
| Project Status |
Completed (Fiscal Year 2000)
|
| Budget Amount *help |
¥1,300,000 (Direct Cost: ¥1,300,000)
Fiscal Year 2000: ¥1,300,000 (Direct Cost: ¥1,300,000)
|
|---|
| Keywords | 断熱論理回路 / 低消費電力 / ブートストラップ / パストランジスタ / Bi-COMS技術 |
|---|
| Research Abstract |
本論文では,ディジタルLSIの低消費電力化を目指して,断熱充電パストランジスタ論理(Adiabatic charging Pass-transistor Logic : APL)回路を提案する.出力段となる断熱充電回路には,従来回路で問題となっていたトランジスタの閾電圧によるエネルギー消費を低減できるブートストラップスイッチング技術を導入する.1.48μmCMOS製造プロセスを仮定して,インバータ回路を例に,HSPICEを用いてCMOS論理回路とのエネルギー消費量を比較した.提案回路は,漏れ電流による消費エネルギーが支配的となる下限周波数まで解析どおり,クロック周波数に比列して消費エネルギーが減少した.下限周波数は1MHz程度であり,下限周波数ではCMOS論理回路の2.6%の消費エネルギーで動作した.8bitのCLA(Carry Lookahead adder)の設計では,CMOS論理回路に対してトランジスタ数,チップ面積はそれぞれ2倍,1.5倍となったが,クロック周波数5MHzにおいて,CMOS論理回路の5%の消費エネルギーで動作することを確認した.
|
Report
(2 results)
Research Products
(1 results)
