| Project/Area Number |
11878052
|
|---|
| Research Category |
Grant-in-Aid for Exploratory Research
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
計算機科学
|
|---|
| Research Institution | Kyoto Institute of Technology |
|---|
Principal Investigator |
柴山 潔 京都工芸繊維大学, 工芸学部, 教授 (70127091)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
平田 博章 京都工芸繊維大学, 工芸学部, 助教授 (90273549)
|
|---|
| Project Period (FY) |
1999 – 2000
|
| Project Status |
Completed (Fiscal Year 2000)
|
| Budget Amount *help |
¥800,000 (Direct Cost: ¥800,000)
Fiscal Year 2000: ¥800,000 (Direct Cost: ¥800,000)
|
|---|
| Keywords | コンピュータアーキテクチャ / 情報処理 / 情報通信 / プロッサアーキテキクチャ / メモリアーキテクチャ / 共有メモリ / プロセッサ / プロセッサ間通信 |
|---|
| Research Abstract |
本研究では,
・従来のプロセッサから見たコンピュータ間通信性能がローカルメモリへのアクセス性能とほぼ同等になる(メモリアクセス性能と通信性能が拮抗する);
・ネットワークのトポロジやその中での情報処理主体の地理的位置に広域的な通信性能が影響されない;
の2つの仮定のもとに,地球規模のコンピュータネットワークに超多数個散在する情報処理主体要素(これを本研究では,「プロセッサによる処理だけではなくメモリアクセスや通信までを含めた情報処理主体」という意味で「情報体」と呼ぶ)のハードウェア/ソフトウェア・トレードオフについて考察した.
具体的には,次の2つの知見を研究成果として得た.
(a)プロセッサから見たメモリアクセスと他のコンピュータ/プロセッサとの通信とを論理的に等価に扱い得る情報処理主体要素(情報体)の処理モデルの構築;
(b)共有メモリによる通信とメッセージ交換による通信との物理的な区別が無くなることに伴う情報体のアーキテクチャ(ハードウェア/ソフトウェア・トレードオフ)の設計;
|
