三次元積層チップ間パケット転送ネットワークと同期現象を利用したクロック分配
| Project/Area Number |
12J06775
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
竹 康宏 慶應義塾大学, 理工学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Project Status |
Completed (Fiscal Year 2014)
|
| Budget Amount *help |
¥2,700,000 (Direct Cost: ¥2,700,000)
Fiscal Year 2014: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2013: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2012: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | 三次元集積 / NoC / クロック分配 / 結合共振 / 誘導結合インタフェース / 三次元クロック分配 / 三次元積層 / 結合共振器 / 誘導結合 / 低スキュー / 低ジッタ / 低電力 / 実用化 / PLL |
|---|
| Outline of Annual Research Achievements |
今年度は、これまで独立して報告を行っていた三次元積層チップ間パケット転送ネットワーク技術と同期現象を利用したクロック分配技術を1つのアプリケーションとして構築し、論文誌が採択された。
本研究は、産業界で高性能システムLSIの構築手法として注目を集めるチップの三次元集積技術に大きな進展をもたらすものである。これまで設計者がチップを三次元積層する場合、2つの大きな問題があった。1つはチップ間のデータパケット転送が煩雑である点である。目的と処理が異なるチップを積層する場合、各チップ間でやり取りされるデータに整合性を取ることは複雑な設計を要した。本研究では、設計者が意図することなく、積層されたチップ間で自動的にパケット転送ネットワークが構築される技術を提案した。2つ目は各チップの動作周波数が性能向上と共に高速化するにつれて、チップ間通信のタイミングエラーが顕著な問題となっていた。本研究では、三次元集積されたチップ間で高精度なタイミング信号を、従来よりも低消費電力で共有する技術を構築した。
パケット転送技術はすでに国際論文誌に採択済みであり、タイミングを共有するクロック分配技術は国際会議で発表済みであった。
これらの技術は1つに組合せられることで、より産業界に大きな進展を与える。しかし、単純な組み合わせでは最適なネットワークは構築されず、トレードオフや設計の最適化が必要である。今年度は、これらの最適化について研究を行い、最終成果を論文誌としてまとめ上げた。本論文誌はIEICEの国際論文誌として採択され2015年4月に掲載が決定した。
|
| Research Progress Status |
26年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
26年度が最終年度であるため、記入しない。
|
Report
(3 results)
Research Products
(4 results)
