| Project/Area Number |
13025218
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
| Allocation Type | Single-year Grants |
|---|
| Review Section |
Science and Engineering
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
益 一哉 東京工業大学, 精密工学研究所, 教授 (20157192)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岡田 健一 東京工業大学, 精密工学研究所, 助手 (70361772)
|
|---|
| Project Period (FY) |
2001 – 2003
|
| Project Status |
Completed (Fiscal Year 2003)
|
| Budget Amount *help |
¥63,300,000 (Direct Cost: ¥63,300,000)
Fiscal Year 2003: ¥22,000,000 (Direct Cost: ¥22,000,000)
Fiscal Year 2002: ¥23,500,000 (Direct Cost: ¥23,500,000)
Fiscal Year 2001: ¥17,800,000 (Direct Cost: ¥17,800,000)
|
|---|
| Keywords | 集積回路 / 信号伝送 / GHzクロック / 高速信号処理 / 多層配線 / 伝送線路 |
|---|
| Research Abstract |
微細化・高集積化されたSi集積回路は、高機能化の必然としてチップの大きさも1cmを越え、そのためデバイスそのものがたとえ高速動作しても、デバイスを接続する配線が動作速度を律速すると云う問題を抱えている。従来の信号伝送設計ならびに配線設計は「RC集中定数回路モデル」に基づいており、取り扱う信号の波長が対象とする回路の大きさ・寸法に比較して無視できなくなった時に考慮すべき「伝送線路」という概念がまったく取り入れられていない。本研究では、Si LSIチップ内、さらにはチップ間のGHz信号伝送を可能にする配線構造ならびにその低消費電力駆動回路技術を開発する。具体的には、Si集積回路内に適用可能なマイクロ構造RF伝送配線ならびにその駆動集積回路を開発する。
平成15年度は、ペア線構造伝送線路配線とマイクロ構造GHz伝送およびRF駆動回路の設計・試作・評価を行う計画を立てた。CMOS0.35μmプロセスにおいて、差動線路の性能としては40Gbps、駆動回路を含めた評価では6Gbpsの高速信号伝送を達成した。クロストークノイズに強い伝送線路構造を考案し、隣接配線までの距離を小さくすることで、配線面積を72%削減することを可能とした。また、線路の抵抗損失による信号波形劣化を抑え、かつ差動回路における直流電流を低減する観点から、線路の特性インピーダンスは50Ωよりも大きく、100Ω程度としたほうが良いことを、回路設計の見地から明らかにした。
|
