超高速・超微細・低消費電力ビームチャネル型CMOSトランジスタの開発
Project/Area Number |
13025232
|
Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
Allocation Type | Single-year Grants |
Review Section |
Science and Engineering
|
Research Institution | Hiroshima University |
Principal Investigator |
角南 英夫 広島大学, ナノデバイス・システム研究センター, 教授 (10311804)
|
Co-Investigator(Kenkyū-buntansha) |
芝原 健太郎 広島大学, ナノデバイス・システム研究センター, 助教授 (50274139)
|
Project Period (FY) |
2001 – 2003
|
Project Status |
Completed (Fiscal Year 2003)
|
Budget Amount *help |
¥42,100,000 (Direct Cost: ¥42,100,000)
Fiscal Year 2003: ¥14,000,000 (Direct Cost: ¥14,000,000)
Fiscal Year 2002: ¥14,000,000 (Direct Cost: ¥14,000,000)
Fiscal Year 2001: ¥14,100,000 (Direct Cost: ¥14,100,000)
|
Keywords | ビームチャネル / フィールド・シールド / 多結晶シリコン埋め込み / 増速酸化 / TMAH / SOI / 自己整合 / CMOS / 側壁トランジスタ / ハンプ電流 / 異方性エッチング / アスペクト比 |
Research Abstract |
本研究はSiのビーム(梁)にまたがったゲートにより、二本のビームの側壁の一方をnチャネル、他方をpチャネルとした立体的なCMOSトランジスタを実現することを目的としている。このため、下記の(1)-(3)の課題を実現し、(4)のCMOS試作に取りかかっている。 (1)フィールドシールド素子分離構造の実現: 梁の上端エッジ部で電界が集中し、サブスレッショルド領域が劣化する現象を抑制するため、高濃度の不純物による増速酸化を利用し、埋め込んだ多結晶Si上に自己整合でシリコン酸化膜を形成する方法を考案した。これにより劣化現象を抑制できた。 (2)2μmチャネル長・櫛形チャネルnMOSトランジスタの実現: TMAH(tetra methyl ammonium hydroxide)を用いた異方性エッチングにより、高さ1μm、幅50nmの垂直のビームを複数備えたnチャネル櫛形チャネルトランジスタを実現した。2μm実効チャネル長、31本ビームの時、同平面面積トランジスタの5倍の駆動電流を実現した。 (3)0.2μmチャネル長・ビームnMOSチャネルトランジスタの実現: SOI(Silicon-On-Insulator)基板上に、高さ1μm、幅50nmのビームをドライエッチングで形成した。また、多結晶Siゲートを増速酸化による自己整合酸化膜で覆う技術を開発し、0.2μm実効チャネル長のnチャネル・トランジスタを動作させた。 (4)0.05μmチャネル長・ビームチャネルCMOSトランジスタの試作: 以上の技術を総合し、0.05μmチャネル長・ビームチャネルCMOSトランジスタの総合プロセスを構築し、試作を行っている。
|
Report
(3 results)
Research Products
(13 results)