| Budget Amount *help |
¥2,100,000 (Direct Cost: ¥2,100,000)
Fiscal Year 2002: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2001: ¥1,400,000 (Direct Cost: ¥1,400,000)
|
|---|
| Research Abstract |
機器の小型化,低電圧・低消費電力化の要求を満たすため,近年では,ディジタル回路のみならずアナログ回路の部分も集積回路によって実現するようになってきた。しかし,アナログ集積回路では,未だに熟練した設計者の知識に頼るところが多く,開発期間の長期化,設計者への負荷の集中等の問題が今なお残っており,ディジタル回路のような効率的な設計が望まれている。そこで,本研究では,ディジタル回路のFPGAにならって,プログラムによってアナログ回路の設計を可能なものとするための素子に関する研究を行ってきた。ここでは,この素子のことをフィールドプログラマブルアナログアレー,FPAAと呼んでいる。
アナログ回路では,それらを統一する数学的表現法方が確立されていないため,汎用的なFPAAの実現は困難である。そこで,用途が多岐に渡り,一般に要求仕様が高く,設計に時間を要する回路毎にFPAAを実現することで,この問題を克服することを提案した。本研究では,ミキサー等で用いられるアナログ乗算器及びアナログフィルタ用のFPAAの設計に着目した。また,FPAAの内部回路ブロックには,外部からの結線情報や制御信号によって回路のトポロジーや回路定数を変更可能にする機能が必要である。そこで,まず,簡単な回路の線形可変抵抗回路,乗算器及びOTAを提案した。最後に,提案回路用いて数種類のFPAAを設計した。アナログフィルタ用のFPAAでは,OTA,容量アレー及び線形可変抵抗回路によって構成される基本ブロックを構成し,この基本ブロックを複数集積化しておく構成となっている。また,各基本ブロックの内部接続,トランスコンダクタンス,容量値を外部信号によって変更可能な構成しているため,様々なフィルタを設計できる。さらに,仕様のカットオフ周波数とFPAAのカットオフ周波数を一致させるため,PLLを用いた自動チューニングシステムを用いている。
|
