| Project/Area Number |
13750348
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
情報通信工学
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
馬場 健一 大阪大学, サイバーメディアセンター, 助教授 (60252722)
|
|---|
| Project Period (FY) |
2001 – 2002
|
| Project Status |
Completed (Fiscal Year 2002)
|
| Budget Amount *help |
¥2,400,000 (Direct Cost: ¥2,400,000)
Fiscal Year 2002: ¥1,200,000 (Direct Cost: ¥1,200,000)
Fiscal Year 2001: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
|---|
| Keywords | WDM / Photonic Packet Switch / FDL Buffer / Pcket Scheduling Algorithm / Hardware Feasibility / 光ラベル処理 / フォトニックパケットスイッチ / パケットスケジューリングアルゴリズム / 共有バッファ / FDLバッファ / 可変長パケット |
|---|
| Research Abstract |
本研究では、仮想的にバッファサイズを拡大できるWDM技術に基づいたFDLを用いた、可変長パケットを扱う同期型フォトニックパケットスイッチの性能を明らかにした。すなわち、スイッチに対する入力としてWDMによって多重化されたパケットを扱い、スイッチ内部において一定のタイムスロット間隔での同期をとり、パケットスイッチングを行うものとする。また、フォトニックパケットスイッチ内での競合に対しては、光バッファリングおよび波長変換を用いて解決することとする。ここでは、光バッファの利用方法によって2つのアーキテクチャを考える。つまり、スイッチ内のすべての出力線にスイッチングされるパケットを1つのFDLバッファで共有して蓄積する共有バッファ型、および各出力線ごとに設けられたそれぞれのFDLパッファに蓄積する出力バッファ型の2つのアーキテクチャを対象として、シミュレーションによる性能評価を行った。その結果、共有バッファ型アーキテクチャは、ネットワークの負荷が低い場合において、出力バッファ型アーキテクチャの1/λ出力本数のFDLでも良い性能を示すことがわかった。逆に、出力バッファ型アーキテクチャは出力線ごとにFDLバッファを設置するため、ネットワークの負荷が高い場合においても共有バッファ型に比べ、パケット棄却を抑えたスイッチングが可能となることがわかった。
次に、共有バッファ型スイッチで高負荷時に性能が劣化する問題を解決するために、パケット間空き領域低減手法を提案した。その結果、高負荷時においても安定した性能を示すことを明らかにした。さらに、パケットスケジューリングアルゴリズムのハードウェアでの実現性を考慮した上で、その動作シミュレーションを行うことにより、処理遅延時間の観点からその評価を行った。その結果、スケジューリングの際に扱う波長数が処理遅延時間に大きな影響を与えることを明らかにした。
|
