| Project/Area Number |
13780213
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
計算機科学
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
吉永 努 電気通信大学, 大学院・情報システム学研究科, 助教授 (60210738)
|
|---|
| Project Period (FY) |
2001 – 2002
|
| Project Status |
Completed (Fiscal Year 2002)
|
| Budget Amount *help |
¥2,300,000 (Direct Cost: ¥2,300,000)
Fiscal Year 2002: ¥500,000 (Direct Cost: ¥500,000)
Fiscal Year 2001: ¥1,800,000 (Direct Cost: ¥1,800,000)
|
|---|
| Keywords | 並列分散処理 / 適応ルーティング / フォールトトレランス / ルータ / メッセージパッシング / ネットワーク / ハードウェア設計 / 通信性能 / 計算機アーキテクチャ / ハードウェア記述言語 / LSI設計 / 仮想チャネル / デッドロック回復 |
|---|
| Research Abstract |
本研究では、並列分散処理計算機の通信ネットワークにおけるメッセージのルーティング・アルゴリズムの提案とそのハードウェア設計、およびシミュレーションによる評価を行った。
1.耐故障性を有する適応ルーティング・アルゴリズムの提案
従来のルータは、耐故障性を十分に考慮していないものが多い。また、耐故障性を考慮したルータは、通信性能を犠牲にする傾向がある。我々は、通信性能を損なわずに耐故障性を兼ね備えたルーティング・アルゴリズムDetour-NFを提案した。Detour-NFルータは、メッセージの最短経路を選択する仮想チャネルと故障リンクを迂回する仮想チャネルを装備することにより、上記の目的を達成する。
2.ハードウェア記述言語によるルータの設計
Detour-NFルータのLSI化を前提として、ハードウェア記述言語Verilog-HDLを使用したルータチップのRTL(レジスタ転送レベル)設計を行った。また、論理合成ツールを用いたハードウェアコストと動作速度の評価を行った。
3.性能評価
Verilog-HDLシミュレータを使用して、Detour-NFルータ及び関連研究で提案されているいくつかのルータで10×10(100ノード)2次元トーラスネットワークを構成した場合の通信性能と耐故障性の比較を行った。その結果、Detour-NFルータは、他のルータよりも耐故障性に優れると共に無故障時においても低レイテンシ、高バンド幅であることを示した。
|
