| Project/Area Number |
13J03978
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
森脇 烈 静岡大学, 創造科学技術大学院, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2013-04-01 – 2015-03-31
|
| Project Status |
Completed (Fiscal Year 2014)
|
| Budget Amount *help |
¥2,000,000 (Direct Cost: ¥2,000,000)
Fiscal Year 2014: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 2013: ¥1,000,000 (Direct Cost: ¥1,000,000)
|
|---|
| Keywords | ガンマ線耐性 / 高速動的再構成 / MIMD / ホログラムメモリ / 角度多重記憶 |
|---|
| Outline of Annual Research Achievements |
高速動的再構成型プロセッサを実用化するにあたって、大量の命令コードを記憶する必要があるために、ホログラムメモリの試験は重要である。今回の再構成試験では、高速動的再構成型プロセッサの光再構成アーキテクチャと似た構造をもつ次世代の動的再構成デバイスである光再構成型ゲートアレイVLSI上に回路を再構成し、ホログラムメモリの有効性を証明した。
今回試験に用いた角度多重記憶ホログラムメモリには、光再構成型ゲートアレイ用の回路情報を2つの角度方向から記憶した。最終的に、角度多重記憶ホログラムメモリの9つの領域に回路情報が記憶されており、合計で18個の回路情報を記憶させている。再構成試験では、ある記憶位置に対して2方向からレーザ光を照射することで、読み出されたそれぞれの回路情報を光再構成型ゲートアレイ上に再構成し、角度多重記憶ホログラムメモリの有効性について証明した。
また、 ホログラムメモリのガンマ線耐性について評価した。ホログラムメモリでは、命令コードを干渉縞として蓄えており、その干渉縞にレーザ光を照射することで、干渉縞全体から同位相のレーザ光を集光させ、命令コード内の明点を生成する。つまり，ホログラムメモリでは、命令コード内のビット情報を分散記憶しているため、ホログラムメモリは放射線耐性が高い。そのため，ホログラムメモリの一部分に欠損が発生してもホログラムメモリから情報を正確に読み出すことが可能である。今回、宇宙放射線による劣化故障であるトータルドーズ耐性を評価するために、液晶分子と高分子の複合材料体で製作されたホログラムメモリに対してガンマ線を照射した後、そのガンマ線を照射したホログラムメモリを用いて、ホログラムメモリの高ガンマ線耐性を実証した。
このように、高速動的再構成型プロセッサの研究開発のために、この1年間ホログラムメモリの研究を進め、成果を残してきた。
|
| Research Progress Status |
26年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
26年度が最終年度であるため、記入しない。
|
Report
(2 results)
Research Products
(18 results)
-
-
-
-
-
-
-
-
-
-
[Presentation] A 7-depth search FPGA Connect6 Solver2013
Author(s)
R. Moriwaki, T. Yoza, Y. Kamikubo, Y. Torigai, A. Tanigawa, T. Kubota, H. Ito, Y. Shirahashi, M. Watanabe
Organizer
The Fourth International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies
Place of Presentation
The University of Edinburgh (Scotland, UK)
Related Report
-
-
-
-
-
-
-
[Presentation] FPGA Blokus Duo Solver using a massively parallel architecture2013
Author(s)
T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe
Organizer
The 2013 Inteinational Conference on Field-Programmable Technology
Place of Presentation
京都リサーチパーク(京都府京都市下京区)
Related Report
-
