| Project/Area Number |
13J08092
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
李 智恩 東京工業大学, 大学院理工学研究科(工学系), 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2013 – 2014
|
| Project Status |
Completed (Fiscal Year 2014)
|
| Budget Amount *help |
¥1,800,000 (Direct Cost: ¥1,800,000)
Fiscal Year 2014: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2013: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | Si上III-V族薄膜光集積素子 / BCBを介した異種基板貼付 / III-V族化合物半導体細線導波路 / 多重量子井戸無秩序化 / III-V族化合物半導体幅広導波路 / 低損失GaInAsP細線導波路 / 低損失GaInAsP幅広導波路 / 薄膜光集積回路 / 光インターコネクション / Butt-joint regrowth法 / Quantum-well intermixing |
|---|
| Outline of Annual Research Achievements |
オンチップ光配線に向けたメンブレン光集積素子の実現のため、下記に取り込んだ。
1. 低損失化合物導波路作製法の検証
(1)Si/GalnAsPの異種基板貼付プロセスの確立 :
貼付前のBCB前熱処理時間を延長することでvoid-freeの良好な貼付界面及び大面積の貼付を達成した。
(2)GalnAsP細線導波路作製法の確立 :
小型・低損失曲げ伝搬が可能なSiO_2埋め込み導波路の側壁ラフネスの低減を目的とした、電子線描画条件及びエッチングのプロセス条件を改良することで、導波路の伝搬損失を17dB/cmから4dB/cm(size : 500nm×150nm)まで低減した。
(3)GalnAsP幅広導波路作製法の確立 :
導波路の幅をレーザのコア幅程度に広くすることにより結合損失及び伝搬損失が低減可能な幅広導波路を作製し、導波路損失を2dB/cm(size : 2500nm×150nm)まで低減した。
2. レーザ・導波路の集積素子作製法の検証
(1)集積モデルの構造設計 :
レーザと導波路の結合部を光モード分布差の少ない幅広構造とすることで結合損失が0.1dB以下(反射戻り光-40dB以下)、曲げ部分の半径を5μm以下とすることで曲げ損失が0.1dB以下となる集積構造を設計した。
(2)多重量子井戸無秩序化を用いた集積法の確立 :
点欠陥を多く含むSiO_2マスクと高膜質のSiO_2保護層を導入した新しい多重量子井戸無秩序化プロセスを用いることにより、高いPL発光強度を維持しつつ、能動領域と受動領域のPLピーク波長の差を95nm(57meV)まで、拡大することに成功した。
(3)集積素子の作製・評価 :
多重量子井戸無秩序化を施した後、レーザ作製プロセス及び導波路作製プロセスを応用し薄膜レーザ・導波路の集積素子を作製することまで成功した。しかし、予定より遅れたため現在評価は行われていない。
|
| Research Progress Status |
本研究課題は平成26年度が最終年度のため、記入しない。
|
| Strategy for Future Research Activity |
本研究課題は平成26年度が最終年度のため、記入しない。
|
