• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

低消費電力性とテスト容易性をともに考慮したVLSI高位設計

Research Project

Project/Area Number 14658092
Research Category

Grant-in-Aid for Exploratory Research

Allocation TypeSingle-year Grants
Research Field 計算機科学
Research InstitutionNara Institute of Science and Technology

Principal Investigator

井上 美智子  奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (30273840)

Co-Investigator(Kenkyū-buntansha) 大竹 哲史  奈良先端科学技術大学院大学, 情報科学研究科, 助手 (20314528)
米田 友和  奈良先端科学技術大学院大学, 情報科学研究科, 助手 (20359871)
Project Period (FY) 2002 – 2004
Project Status Completed (Fiscal Year 2004)
Budget Amount *help
¥2,800,000 (Direct Cost: ¥2,800,000)
Fiscal Year 2004: ¥800,000 (Direct Cost: ¥800,000)
Fiscal Year 2003: ¥800,000 (Direct Cost: ¥800,000)
Fiscal Year 2002: ¥1,200,000 (Direct Cost: ¥1,200,000)
Keywordsテスト容易化設計 / 低消費電力 / VLSI / レジスタ転送レベル / SoC / テストスケジューリング
Research Abstract

平成16年度は、テスト実行時の電力消費が大きいと考えられる組込み自己テスト法に関して、消費電力、ハードウェアオーバヘッドおよびテスト実行時間のトレードオフを考慮したテスト容易化設計法を提案し、VLSI設計に関する国際会議である「IEEE Asian Test Symposium」にて研究成果発表を行った。これにより、設計者が設定したパラメータに応じた消費電力、ハードウェアオーバヘッドおよびテスト実行時間を持つ回路が設計可能となる。
また本年度は、近年の半導体集積度の向上により注目を集めているシステムオンチップ(SoC)に対し、テスト実行時の消費電力の解析を行った。解析の結果、SoCの内部に組込まれるコアは、テスト実行時の電力消費が大きいと考えられる組込み自己テスト法を初めとする様々なテスト手法および様々な動作周波数でテストされており、短いテスト実行時間を実現するためにはテスト実行時の消費電力が増加することがわかった。そこで、様々なテスト手法および様々な動作周波数でコアがテストされるマルチクロックドメインSoCに対して、最大消費電力および平均消費電力制約下でテスト実行時間を最小化するテスト容易化設計法およびテストスケジューリング法を提案し、VLSI設計に関する研究会である「電子情報通信学会 ディペンダブルコンピューティング研究会」にて研究成果発表を行った。これにより、与えられた消費電力制約下での柔軟なテストスケジューリングが可能となる。

Report

(3 results)
  • 2004 Annual Research Report
  • 2003 Annual Research Report
  • 2002 Annual Research Report
  • Research Products

    (5 results)

All 2005 2004 Other

All Journal Article (2 results) Publications (3 results)

  • [Journal Article] 消費電力を考慮したマルチクロッグドメインSoCのテストスケジューリング2005

    • Author(s)
      増田 公彦, 米田 友和, 藤原 秀雄
    • Journal Title

      信学技報(DC2004-103) Vol.104, No.664

      Pages: 69-74

    • Related Report
      2004 Annual Research Report
  • [Journal Article] Power-constrained test scheduling for RTL datapaths of non-scan BIST schemes2004

    • Author(s)
      Z.You, K.Yamaguchi, M.Inoue, J.Savir, H.Fujiwara
    • Journal Title

      Proceedings of the IEEE 13th Asian Test Symposium (ATS'04)

      Pages: 32-39

    • Related Report
      2004 Annual Research Report
  • [Publications] Zhiqiang You: "On the non-scan BIST schemes under power constraints for RTL data paths"Digest of Papers IEEE 4th Workshop on RTL and High Level Testing. 14-21 (2003)

    • Related Report
      2003 Annual Research Report
  • [Publications] Hao Wu: "Test Length Minimization under Power Constraints for Combinational Circuits"Digest of Papers IEEE 4th Workshop on RTL and High Level Testing. 125-127 (2003)

    • Related Report
      2003 Annual Research Report
  • [Publications] Michiko Inoue: "Test Synthesis for Datapaths using Datapath-Controller Functions"Proceedings of IEEE the 12th Asian Test Symposium (ATS '03). 294-299 (2003)

    • Related Report
      2003 Annual Research Report

URL: 

Published: 2002-04-01   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi