膜厚100nm以下の強誘電体薄膜の物性及び薄膜/シリコン界面の構造と物性制御

Research Project

Project/Area Number	14750242
Research Category	Grant-in-Aid for Young Scientists (B)
Allocation Type	Single-year Grants
Research Field	Electronic materials/Electric materials
Research Institution	Fukuoka University
Principal Investigator	香野淳福岡大学, 理学部, 助教授 (30284160)
Project Period (FY)	2002 – 2003
Project Status	Completed (Fiscal Year 2003)
Budget Amount *help	¥3,500,000 (Direct Cost: ¥3,500,000) Fiscal Year 2003: ¥700,000 (Direct Cost: ¥700,000) Fiscal Year 2002: ¥2,800,000 (Direct Cost: ¥2,800,000)
Keywords	強誘電体薄膜 / 薄膜物性 / 薄膜 / シリコン界面 / X線反射率解析 / ビスマス層状構造強誘電体 / ゾル-ゲル法 / MFS型構造 / メモリーデバイス / X線反射率 / SrBi_2Ta_2O_9薄膜
Research Abstract	ビスマス層状構造強誘電体Bi_<4-x>La_xTi_3O_<12>(BLT)を材料として、sol-gel法とスピンコートを用いてSi基板上に薄膜を形成し、結晶化過程、薄膜/Si界面構造、電気的物性を明らかにし、物性制御の指針を得た。sol-gel前駆体溶液をスピンコートする直前に、Si基板を希フッ酸処理することで、100nm以下のBLT薄膜を再現性よく均一に形成することができた。SrBi_2Ta_2O_9 (SBT)に比べてBLTの方が低温で結晶化することを確かめた。結晶化アニール時間を1時間とした場合、温度500℃では薄膜はアモルファス状態に固化し、温度550℃以上で結晶化がおこることがわかった。また、結晶化温度により薄膜の配向性が異なることを明らかにした。さらに、結晶化温度550℃におけるX線回折強度分布の時間依存性を解析した結果、10分のアニールですでに結晶化は始まっているものの、大部分がアモルファス状態であり、その後約60分までの間にアモルファスからBi層状構造への結晶化が急速に進行することがわかった。結晶化が進むにつれて、結晶子サイズが増大し、格子定数が変化することを明らかにした。また、550℃、2時間のアニールを行った試料では、平均結晶子サイズが薄膜の膜厚と同程度(約60nm)になることがわかった。さらに、XRR解析から薄膜の密度、膜厚のアニール時間依存性を定量評価し、結晶化が進行する際に膜の密度が増加すること、薄膜/Si界面に約2-3nmの界面層が形成されることなどを明らかにした。界面層はシリコン酸化膜であることが示唆された。Au/BLT/p-Si構造のC-V特性に、BLTの強誘電性によるヒステリシスを観測した。550℃、2時間アニールした試料について約0.3Vのヒステリシスが生じることがわかった。XRR解析の結果とC-V特性から、BLT層の誘電率を定量することができた。