超微細LSIにおける遅延変動要因を考慮した静的遅延解析手法の開発

• Project/Area Number: 14750261
• Research Category: Grant-in-Aid for Young Scientists (B)
• Allocation Type: Single-year Grants
• Research Field: 電子デバイス・機器工学
• Research Institution: Kyoto University
• Principal Investigator: 橋本 昌宜 京都大学, 情報学研究科, 助手 (80335207)
• Project Period (FY): 2002 – 2003
• Project Status: Completed (Fiscal Year 2003)
• Budget Amount: ¥3,300,000 (Direct Cost: ¥3,300,000); Fiscal Year 2003: ¥1,400,000 (Direct Cost: ¥1,400,000); Fiscal Year 2002: ¥1,900,000 (Direct Cost: ¥1,900,000)
• Keywords: 遅延解析 / 電源線ノイズ / 配線特性 / RLC抽出 / ゲート遅延モデル / 等価入力波形 / 波形伝播 / 静的遅延解析 / 遅延不確かさ / 遅延変動 / 製造ばらつき / クロストークノイズ / インダクタンス / 抵抗性容量遮蔽効果 / LSI配線

Research Abstract

電源線ノイズを考慮した静的遅延解析法の研究を行った。各論理ゲートごとに供給される電源電位が異なる場合に、効率的にゲート遅延計算が行える手法を考案した。入力波形の電位と論理ゲートに供給されている電源電位をそろえる手法を用いることで、変数が少ないゲート遅延モデルを利用することができるようになった。このとき、出力波形が変化しないように電位変換前後での電流比から容量を調節する。実験により、精度よく遅延計算が可能であることを確認した。
配線のRLC抽出に用いる周波数について研究を行った。周波数が高くなると表皮効果などの影響により、配線特性は周波数依存性を持つ。周波数依存性のある配線特性を単一周波数でモデル化するためには、信号伝播特性に支配的な影響を与える抽出周波数を適切に選ばなくてはならない。本研究では、配線長から抽出周波数を決定する手法を提案した。提案する代表周波数を用いて配線をモデル化することで、様々な配線構造と入力パルスに対して精度の高い波形の再現が可能であることを実験的に確認した。
タイミング解析における等価ゲート入力波形について検討を行った。一般的にゲート入力波形の形状は2つの基準電圧を通過する時刻差で表し、信号到着時刻は電源電圧の50%点を通過する時刻としている。しかしこの従来法ではクロストーク、抵抗性容量遮蔽効果、インダクタンスなどのVDSMプロセスにおいて発生する諸問題に対処することができない。そこで50%点を通過する時刻にとらわれずに等価波形を求め、伝播させる遅延計算法を考察した。本手法によりVDSM問題に起因する遅延誤差を大幅に改善することができる。

Research Products

• [Publications] M.Hashimoto, Y.Yamada, H.Onodera: "Equivalent Waveform Propagation for Static Timing Analysis"IEEE Transactions on CAD. (掲載予定).
• [Publications] M.Hashimoto, M.Takahashi, H.Onodera: "Crosstalk Noise Estimation for Generic RC Trees"IEICE Transactions on Fundamentals. E86-A,12. 2965-2973 (2003)
• [Publications] A.Tsuchiya, M.Hashimoto, H.Onodera: "Representative Frequency for Interconnect R(f)L(f)C Extraction"IEICE Transactions on Fundamentals. E86A,12. 2942-2951 (2003)
• [Publications] 金本, 佐藤, 黒川, 川上, 岡, 北浦, 小林, 橋本: "遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法"情報処理学会論文誌. 44,5. 1301-1310 (2003)
• [Publications] A.Tsuchiya, M.Hashimoto, H.Onodera: "Representative Frequency for Interconnect R(f)L(f)C Extraction"Proc.Asia and South Pacific Design Automation Conference. 691-696 (2004)
• [Publications] M.Hashimoto, Y.Yamada, H.Onodera: "Equivalent Waveform Propagation for Static Timing Analysis"Proc.International Conference on Computer-Aided Design. 169-175 (2003)
• [Publications] M.Hashimoto, H.Onodera: "Increase in Delay Uncertainty by Performance Optimization"JEICE Trans. on Fundamentals. 85-A,12. 2799-2802 (2002)
• [Publications] M.Hashimoto, Y.Yamada, H.Onodera: "Capturing Crosstalk-Induced Waveform for Accurate Static Timing Analysis"Proc. IEEE/ACM Int'l Symposium on Physical Design. (発表予定).
• [Publications] Y.Yamada, M.Hashimoto, H.Onodera: "Slew Calculation against Diverse Gate-Input Waveforms for Accurate Static Timing Analysis"Proc. SASIMI. (発表予定).
• [Publications] A.Tsuchiya, M.Hashimoto, H.Onodera: "Frequency Determination for Interconnect RLC Extraction"Proc. SASIMI. (発表予定).
• [Publications] 山田, 橋本, 小野寺: "静的遅延解析のための等価ゲート入力波形導出法--VDSMプロセスに起因する波形歪みへの対応--"情報処理学会システムLSI設計技術研究会. 2003-SLDM-108-20. 111-116 (2002)
• [Publications] Sato, Kanamoto, Kurokawa, Kawakami, Oka, Kitaura, Kobayashi, Hashimoto: "An Accurate Prediction of the Impact of On-Chip Inductance on Interconnect Delay using Electrical and Physical Parameters"Proc. IEEE/ACM/IEICE/IPSJ ASP-DAC. 149-155 (2003)