| Budget Amount *help |
¥3,300,000 (Direct Cost: ¥3,300,000)
Fiscal Year 2003: ¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2002: ¥2,200,000 (Direct Cost: ¥2,200,000)
|
|---|
| Research Abstract |
本研究では,本研究代表者が提案している進化論的計算手法による適応ディジタルフィルタである進化論的ディジタルフィルタ(evolutionary digital filter;EDF)の収束特性の向上と並列実現を目的として,(1)計算機上でのソフトウェアによる実現と(2)高並列VLSIシステムのプロトタイプによる実現を行い,提案しているEDFの適応信号処理能力を総合的に評価する.これまでに,EDFを並列プロセッサ上で実現するために適応アルゴリズムと構造を改良した並列EDFを検討している.
そこで,本研究では,EDFを高速に実行するための高並列VLSIシステムのプロトタイプを試作し,その性能として,処理速度や回路規模などを評価している.
まず,単一のFPGA(フィールドプログラマブルゲートアレイ)上でのEDFの実現と評価を行った.さらに,ハードウェア量を大幅に削減するハードウェア構成を提案した.ここで,設計は,ハードウェア記述言語によって行い,FPGAによって実現する.ここでは,高並列VLSIシステム実現の基礎的実験として,単一のEDFを単一のFPGA上で実現し,処理速度や回路規模を評価した.
評価実験により,今回実現したEDF(EDFモジュールversion 2)では、適応信号処理としてのサンプリング周波数は5,480.1Hzであり,これまでに実現していたEDF(EDFモージュールversion 1)と比べて16.5倍に高速化した.このとき,EDFモジュールversion 2はversion 1に対して,回路規模は1/3.5に減少し,動作周波数は2.2倍に増加している.更に,EDFのソフトウェア実現のサンプリング周波数と比較すると,3.2倍のサンプリング周波数での動作が可能であることも示された.
|
