| Budget Amount *help |
¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2003: ¥400,000 (Direct Cost: ¥400,000)
Fiscal Year 2002: ¥700,000 (Direct Cost: ¥700,000)
|
|---|
| Research Abstract |
次世代の誤り訂正方式として注目されている代数曲線符号を実用化するために,高速性に優れたシストリックアレイを組み込んだ符号化から復号化までの一連のFPGAを想定したモデルを構築した.
1.符号の構成に適した代数曲線を得るために,多数のコンピュータを用いて探索した結果,
(1)将来の磁気記録装置への応用に適する情報長4096バイト・240シンボル訂正以上を実現するために,位数256の体上の代数曲線を探索した結果,Hermitian曲線が最も高能率であることが判明した.
(2)近い将来の応用に適する情報長512バイト・20シンボル訂正以上を実現するためには,位数512の体上の楕円曲線符号を2インターリーブにより用いるのが効果的であることが判明した.
2.研究目的で解説した誤り位置多項式の並列計算のための2次元シストリックアレイについて,MATLAB/Simulinkによって回路シミュレーションを構築した.将来の高セクタ長を考慮した誤り個数が240以上の場合は約200倍の処理速度となり,注目すべき結果が得られた.
3.誤り値評価方式について,O'Sullivanによる公式を用いる手法は,設計距離を超えた復号についても適用できることを示した.
4.シストリックアレイをシステムの処理速度に応じた小さな回路規模で構成できる手法を開発した.これはシストリックアレイを構成するプロセッサの数を減らし,一定回数繰り返しデータを通すことにより処理するものである.これにより,回路規模や高速性などの用途に応じてアーキテクチャを選択できるようになった.
今後の研究の展開としては,Sudanのリスト復号法に対しシストリックアレイを応用すること,および楕円曲線符号に特化し現在のところRS符号のほぼ2倍である回路規模を縮小すること,等を計画している.
|
