| Budget Amount *help |
¥3,000,000 (Direct Cost: ¥3,000,000)
Fiscal Year 2003: ¥500,000 (Direct Cost: ¥500,000)
Fiscal Year 2002: ¥2,500,000 (Direct Cost: ¥2,500,000)
|
|---|
| Research Abstract |
本研究者がこれまでに提案してきた位相限定相関関節に基づく高精度画像照合手法は,従来手法と比較して極めて高精度な画像照合が可能な手法である.また,信号処理に基づく手法であるため,対象物体に依存しない統一的かつシンプルなアルゴリズムで実現可能であり,ハードウェア化に適している.以上の観点から,本研究では位相限定相関法のハードウェア化によるリアルタイム処理を目指し,FPGAによるプロトタイプの開発を検討した.
まず,位相限定相関法をハードウェア化が適切に行われるようにいくつかの機能ブロックに分割し,各機能ブロックについてハードウェア化の検討を行った.その結果,主な処理である2次元離散フーリエ変換,位相の抽出および相関演算については,既存のハードウェアマクロ等をベースに,比較的容易に高速な回路実現が可能であることが明らかとなった.
しかしながら,得られた相関値に対して関数フィッティングを行うという精度向上のために必須な処理に関しては,回路規模の増大と制御回路が複雑化することによる速度低下が予測されたため,FPGAによる実現に適さないと判断し,代替アルゴリズムの開発を行った.
新たに開発した高速型位相限定相関アルゴリズムは,比較的単純な漸化式および行列式を計算するだけで関数フィッティングを行った場合と同等の精度を実現可能である.コンピュータシミュレーション上の試算でも,数十倍の高速化が達成されており,また,処理の簡易さからハードウェア化に極めて有利である.
現在,このアルゴリズムに基づき,ハードウェアアーキテクチャを設計し,Verilog-HDL言語にによるFPGAへの実装を推進中である.
|
