低消費電力1GHz波形記憶集積回路の開発研究

• Project/Area Number: 16028219
• Research Category: Grant-in-Aid for Scientific Research on Priority Areas
• Allocation Type: Single-year Grants
• Review Section: Science and Engineering
• Research Institution: High Energy Accelerator Research Organization
• Principal Investigator: 田中 真伸 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 助教授 (00222117)
• Co-Investigator(Kenkyū-buntansha): 後田 裕 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 助手 (10342601)
• Project Period (FY): 2004 – 2005
• Project Status: Completed (Fiscal Year 2005)
• Budget Amount: ¥2,600,000 (Direct Cost: ¥2,600,000); Fiscal Year 2005: ¥1,200,000 (Direct Cost: ¥1,200,000); Fiscal Year 2004: ¥1,400,000 (Direct Cost: ¥1,400,000)
• Keywords: 高速 / アナログ / メモリ / 1GHz / 波形記憶

Research Abstract

本研究では素粒子実験で使用される高速動作が可能な波形記憶集積回路に関しての低消費電力、高速動作、大容量化、高精度化に関する研究開発を行う。光電子増倍管などを使用した放射線検出器は時間情報とアナログ情報を抽出する事が要求され、波形記録を行えば同時に2つの情報が得られ、かつ粒子崩壊チェーンなどの付帯情報も測定できるメリットを持つ。しかし、上記の回路を製作した場合、現状では低消費電力、高実装密度、高速度、大記憶容量の要求を全てを満足するものが存在せず問題であった。この研究終了後上記特徴を持った集積回路をドリフトチェンバー読み出し用及びK中間子、μ粒子崩壊観測用などの加速器実験に対して容易に適用できるようにする。製作したものは2種類で、それぞれ高速用と高精度用に分かれている。内部回路は遅延がコントロールされている遅延回路とそれによって動作するアナログメモリに別れており、遅延回路を1nsecにコントロールすることで等価的に入力アナログ信号を1GHzでサンプルしたことを実現している。今回アナログメモリの段数を増やすためにいくつかの問題が出てくるのはわかっているためこれについての対策も講じている。ひとつは入力容量の低減であり、もうひとつはアナログメモリのメモリごとの電圧オフセットばらつきの低減である。これらを回路構成とレイアウトに注意を払うことで多段のアナログメモリを製作しどちらが性能が出るかを評価し回路構成決定し、性能を確認できた。またノイズを低減するためのレイアウト技術も蓄積された。