| Budget Amount *help |
¥3,200,000 (Direct Cost: ¥3,200,000)
Fiscal Year 2005: ¥1,800,000 (Direct Cost: ¥1,800,000)
Fiscal Year 2004: ¥1,400,000 (Direct Cost: ¥1,400,000)
|
|---|
| Research Abstract |
VLSI配線複雑性に起因する性能ボトルネック,電力増大の問題の解消,電源電圧変動や回路パラメータのばらつきに対する問題を解消すると共に,ハードウェアリソースを徹底的に活用する超並列多値リコンフィギャラブルアーキテクチャ,チップ内自律適応制御方式,チップ内パケット転送方式などを含めた多値VLSIコンピューティングを開拓した.その主要な成果を下記に列挙する.
(1)回路技術としてはソースカップルドロジック多値VLSIを活用し,細粒度多値リコンフィギャラブルVLSIの高性能アーキテクチャを開発した.ソースカップルドロジックを用いると,プログラマブルとするための入力スイッチが不要となるという特長を見出すと共に,ゲート容量に電荷を記憶するダイナミック記憶も徹底的に活用した,ゲートレベル細粒度パイプライン構成法を考案した.
(2)現在のVLSIにおいては固定制御に起因する性能限界が存在するが,電源電圧,トランジスタしきい値電圧などの回路パラメータの変動に対して,遅延時間の制約下で消費電力を最小化するVLSIの自律最適動作制御システムの設計法を考案した.これにより,ばらつきの統計情報に基づき,制御回路のオーバヘッドも考慮したシステム全体の最適化を可能とした.
(3)パケット転送方式に基づくチップ内転送アーキテクチャチップ内のパケット転送に適合するプロトコルを考案し,転送アーキテクチャ及びその回路実現を検討した.マイクロプログラム制御回路を簡単化できる特長を有することも実証した.
(4)上記原理を統合したフィールドプログラマブルVLSIの基本回路を含むチップの設計・試作を行い,総合的評価を行った.
|
