| Budget Amount *help |
¥3,500,000 (Direct Cost: ¥3,500,000)
Fiscal Year 2005: ¥1,300,000 (Direct Cost: ¥1,300,000)
Fiscal Year 2004: ¥2,200,000 (Direct Cost: ¥2,200,000)
|
|---|
| Research Abstract |
本研究では,本研究代表者が提案している進化論的計算手法による適応ディジタルフィルタである進化論的ディジタルフィルタ(evolutionary digital filter: EDF)の収束特性の向上と並列実現を目的として,計算機上でのソフトウェアによる実現と高並列VLSIシステムのプロトタイプによる実現を行い,提案しているEDFの適応信号処理能力を総合的に評価する.本研究では,EDFを並列プロセッサ上で実現するために適応アルゴリズムと構造を改良した並列EDFを検討している.
そこで,EDFを高速に実行するための高並列VLSIシステムのプロトタイプを試作し,その性能として,処理速度や回路規模などを評価している.
評価実験により,これまでに実現したEDF (EDFモジュールversion 2)では,適応信号処理としてサンプリング周波数は4.82kHzであり,これまでに実現していたEDF (EDFモジュールversion 1)と比べて16.5倍に高速化した.このとき,EDFモジュールversion 2はversion 1に対して,回路規模は1/3.5に減少し,動作周波数は2.2倍に増加している.更に,EDFのソフトウェア実現のサンプリング周波数と比較すると,3.2倍のサンプリング周波数での動作が可能であることも示された.
さらに,EDFのアルゴリズムがもつ並列性に着目し,これをFPGA状に実現した.このEDF (EDFモジュールversion 3)では,信号1サンプルを処理するのに必要なクロック数が75であり,これまでに実現していたEDFモジュールversion 2と比べて169.8倍に高速化した.
|
