• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

高ディペンダビリティと高エネルギー効率を両立するコンピューティング基盤の構築

Research Project

Project/Area Number 16J08694
Research Category

Grant-in-Aid for JSPS Fellows

Allocation TypeSingle-year Grants
Section国内
Research Field Computer system
Research InstitutionKyoto University

Principal Investigator

塩見 準  京都大学, 情報学研究科, 特別研究員(DC1)

Project Period (FY) 2016-04-22 – 2019-03-31
Project Status Completed (Fiscal Year 2017)
Budget Amount *help
¥3,400,000 (Direct Cost: ¥3,400,000)
Fiscal Year 2017: ¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2016: ¥1,200,000 (Direct Cost: ¥1,200,000)
Keywords電子デバイス・機器 / 省エネルギー / 低消費電力設計 / ディペンダブル・コンピューティング / オンチップメモリ
Outline of Annual Research Achievements

平成29年度は下記の4つの課題に取り組んだ.これらの課題遂行のために東京大学大規模集積システム設計教育研究センターを経由して65nm SOTBプロセステクノロジおよび設計CADツールを利用した.国内/国際会議でそれぞれ3件,1件の発表をし,論文誌で3件の発表を行った.また,平成28年度,29年度の活動に対し,5件の受賞があった.研究成果をまとめ博士論文を執筆した.
1)平成28および29年度の研究成果(①高エネルギー効率,高ディペンダビリティを実現するオンチップメモリの回路構造の解明(1件),②電源電圧,バックゲート電圧の動的調節による集積回路の高エネルギー効率化(2件))に関し論文誌に3件投稿し採択された.
2)課題1の①で開発したメモリを搭載した32ビットRISCプロセッサを設計し,電源電圧0.4 Vにおける安定動作を実測により確認した.極低電圧領域での安定動作が実現された結果,レモン電池のみの給電で試作プロセッサが1 MHz程度のクロック周波数で安定動作することを確認した.国内の研究会で上記の結果に関するデモンストレーション行った結果,最優秀ポスター発表賞を受賞した.
3)オンチップメモリのアクセス頻度に応じて消費エネルギーを最小化する電源電圧とバックゲート電圧の組が変化することを実験的に明らかにした.具体的には,プロセッサが実行するアプリケーションに応じてオンチップメモリの稼働率が変化し,その結果電源電圧とバックゲート電圧の最適な組が変化する.アクセス頻度に応じて電圧を調節することで,一様に電圧印加する場合と比べて最大24%消費エネルギーを削減できることを明らかにした.
4) 課題3と同様に,プロセッサのロジック回路とオンチップメモリの稼働率が異なる点に注目し,ロジックおよびメモリに独立して電圧制御技術を適用することにより消費エネルギーを削減できることを明らかにした.

Research Progress Status

翌年度、交付申請を辞退するため、記入しない。

Strategy for Future Research Activity

翌年度、交付申請を辞退するため、記入しない。

Report

(2 results)
  • 2017 Annual Research Report
  • 2016 Annual Research Report
  • Research Products

    (13 results)

All 2018 2017 2016

All Journal Article (3 results) (of which Peer Reviewed: 2 results,  Open Access: 2 results) Presentation (10 results) (of which Int'l Joint Research: 5 results)

  • [Journal Article] Minimum Energy Point Tracking with All-Digital On-Chip Sensors2018

    • Author(s)
      Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera
    • Journal Title

      ASP Journal of Low Power Electronics (JOLPE)

      Volume: 14

    • Related Report
      2017 Annual Research Report
  • [Journal Article] A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation2017

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E100.A Issue: 12 Pages: 2764-2775

    • DOI

      10.1587/transfun.E100.A.2764

    • NAID

      130006236534

    • ISSN
      0916-8508, 1745-1337
    • Related Report
      2017 Annual Research Report
    • Peer Reviewed / Open Access
  • [Journal Article] Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing2017

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Journal Title

      Integration, the VLSI Journal

      Volume: N/A Pages: 201-210

    • DOI

      10.1016/j.vlsi.2017.07.001

    • Related Report
      2017 Annual Research Report
    • Peer Reviewed / Open Access
  • [Presentation] Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors2018

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU2018)
    • Related Report
      2017 Annual Research Report
    • Int'l Joint Research
  • [Presentation] 選択的活性化によるスタンダードセルメモリの低消費エネルギー化2018

    • Author(s)
      塩見準, 石原亨, 小野寺秀俊
    • Organizer
      電子情報通信学会 VLSI設計技術研究会
    • Related Report
      2017 Annual Research Report
  • [Presentation] A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors2017

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      University Booth at Design, Automation and Test in Europe (DATE)
    • Place of Presentation
      Lausanne, Switzerland
    • Year and Date
      2017-03-28
    • Related Report
      2016 Annual Research Report
    • Int'l Joint Research
  • [Presentation] A Low-Power IoT Processor Integrating Voltage-Scalable Fully Digital Memories2017

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      IoT Ten-Cent System-on-Chip Challenge at Design, Automation and Test in Europe (DATE)
    • Place of Presentation
      Lausanne, Switzerland
    • Year and Date
      2017-03-28
    • Related Report
      2016 Annual Research Report
    • Int'l Joint Research
  • [Presentation] ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化2017

    • Author(s)
      塩見 準、石原 亨、小野寺 秀俊
    • Organizer
      情報処理学会 組込み技術とネットワークに関するワークショップ ETNET2017
    • Place of Presentation
      具志川農村環境改善センター、沖縄県島尻郡久米島町
    • Year and Date
      2017-03-09
    • Related Report
      2016 Annual Research Report
  • [Presentation] アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化2017

    • Author(s)
      塩見準, 石原亨, 小野寺秀俊
    • Organizer
      情報処理学会 DAシンポジウム2017
    • Related Report
      2017 Annual Research Report
  • [Presentation] IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ2017

    • Author(s)
      塩見準, 石原亨, 小野寺秀俊
    • Organizer
      LSIとシステムのワークショップ2017
    • Related Report
      2017 Annual Research Report
  • [Presentation] A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory2016

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)
    • Place of Presentation
      Kyoto, Japan
    • Year and Date
      2016-10-24
    • Related Report
      2016 Annual Research Report
    • Int'l Joint Research
  • [Presentation] Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing2016

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      International Workshop on Power And Timing Modeling, Optimization and Simulation (PATMOS)
    • Place of Presentation
      Bremen, Germany
    • Year and Date
      2016-09-21
    • Related Report
      2016 Annual Research Report
    • Int'l Joint Research
  • [Presentation] 広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ2016

    • Author(s)
      塩見 準、石原 亨、小野寺 秀俊
    • Organizer
      情報処理学会DAシンポジウム2016
    • Place of Presentation
      温泉ゆのくに天祥、石川県加賀市
    • Year and Date
      2016-09-14
    • Related Report
      2016 Annual Research Report

URL: 

Published: 2016-05-17   Modified: 2024-03-26  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi