| Project/Area Number |
16J12063
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Computer system
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
藤森 卓巳 静岡大学, 創造科学技術大学院, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2016-04-22 – 2019-03-31
|
| Project Status |
Completed (Fiscal Year 2018)
|
| Budget Amount *help |
¥1,900,000 (Direct Cost: ¥1,900,000)
Fiscal Year 2018: ¥600,000 (Direct Cost: ¥600,000)
Fiscal Year 2017: ¥600,000 (Direct Cost: ¥600,000)
Fiscal Year 2016: ¥700,000 (Direct Cost: ¥700,000)
|
|---|
| Keywords | 光再構成型ゲートアレイ / ホログラムメモリ / 耐放射線デバイス / トータルドーズ / ソフトエラー / 耐放射線プログラマブルデバイス |
|---|
| Outline of Annual Research Achievements |
今年度は、光再構成型ゲートアレイVLSIへのアルファ線照射試験によるソフトエラー耐性の評価を行い、光再構成型ゲートアレイの高いソフトエラー耐性を実証した。加えて、昨年度から引き続きガンマ線照射試験によるトータルドーズ耐性の評価試験を実施した。
アルファ線照射試験においては、500 nsでスクラビング処理が可能な光再構成型ゲートアレイシステムを構築し、アメリシウム241線源を用いて試験を実施した。その結果、光再構成型ゲートアレイのスクラビング処理はFPGAのスクラビング処理と比較して181倍のソフトエラー耐性を持つことを実証した。さらに，低速なスクラビング処理では回路構成直後のソフトエラーが問題となるが、本試験において光再構成型ゲートアレイの回路構成直後のソフトエラーは0.00028％にまで抑えられ、並列構成方式による高速スクラビング処理がソフトエラーの緩和に有効であることを実証した。
光再構成型ゲートアレイのトータルドーズ耐性に関しては、ホログラムメモリは604 Mrad、レーザは400 Mradのトータルドーズ耐性を持つことを実証した。さらに、光再構成型ゲートアレイVLSIでは累積吸収線量が1027 Mradに達しても論理ブロックとスイッチングマトリクスに恒久的な故障は発生せず、すべてのプログラムポイントは正常にプログラム可能であることを確認した。ただ、二つのI/Oでは出力がHighに固定される故障が確認されたが、1027 Mradの放射線を吸収したとしてもほとんどの回路リソースは継続して使用可能であることを実証した。もちろん、ゲートアレイには放射線による劣化が生じているが、劣化を許容できれば1027 Mradの放射線を吸収したとしても継続して光再構成型ゲートアレイVLSIを使用できることを確認した。
|
| Research Progress Status |
平成30年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
平成30年度が最終年度であるため、記入しない。
|
