Highly Efficient Embedded Systems Architecture for Deep Learning Edge-Computing

• Project/Area Number: 16K00083
• Research Category: Grant-in-Aid for Scientific Research (C)
• Allocation Type: Multi-year Fund
• Section: 一般
• Research Field: Computer system
• Research Institution: Kochi University of Technology
• Principal Investigator: MITSUYAMA YUKIO 高知工科大学, システム工学群, 准教授 (80346189)
• Project Period (FY): 2016-04-01 – 2020-03-31
• Project Status: Completed (Fiscal Year 2019)
• Budget Amount: ¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000); Fiscal Year 2018: ¥2,210,000 (Direct Cost: ¥1,700,000、Indirect Cost: ¥510,000); Fiscal Year 2017: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000); Fiscal Year 2016: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
• Keywords: 再構成可能アーキテクチャ / 深層学習 / 積和演算 / アクセラレータ / 組込みシステム / 学習係数最適化 / 機械学習 / 組み込みシステム / 組込システム / IoT端末 / リコンフィギャラブルシステム

Outline of Final Research Achievements

To realize highly efficient embedded systems for deep learning edge-computing, we have developed an efficient reconfigurable architecture for large-scale multiply-accumulation with enormous operands. We also proposed a weights quantization method with bit masking operations dedicated to the proposed reconfigurable architecture. Applied systems to demonstrate the effectiveness of our proposed reconfigurable architecture have also been developed.

Academic Significance and Societal Importance of the Research Achievements

これからのIoT社会において、IoTを構成するエッジデバイスの数とそこから得られるデータ量は爆発的に増加し、膨大なデータ転送と情報処理をサーバで行う計算モデルの限界が指摘されている。この問題を解決するため、本研究ではエッジデバイスからサーバへデータ送信する前に必要な処理を行う「エッジコンピューティング」の高効率化に取り組み、深層学習を利用したアプリケーションのリアルタイム実行を可能にする再構成可能アーキテクチャを提案した。提案アーキテクチャをFPGAの演算器ブロックやアクセラレータとして利用することで、高性能省電力なエッジコンピューティングを可能にする高効率プロセッサの実現に繋がると考える。

Research Products

• [Presentation] Development of Autonomous Driving System using Programmable SoCs (2019)
  • Author(s): T. Tanaka, I. Ikeno, R. Tsuruoka, T. Kuchiba, W. Liao, and Y. Mitsuyama
  • Organizer: International Conference on Field-Programmable Technology
  • Int'l Joint Research
• [Presentation] プログラマブルSoCを用いた自動運転システムの構成検討 (2019)
  • Author(s): 田中知成, 池野樹, 鶴岡 陸, 口羽匠, 廖 望, 密山幸男
  • Organizer: 電気関係学会四国支部連合大会
• [Presentation] プログラマブルSoCを用いたリアルタイム物体検出処理の実装 (2019)
  • Author(s): 熊井遼太, 密山幸男
  • Organizer: 電気関係学会四国支部連合大会
• [Presentation] 多オペランド積和演算の高効率化に関する一検討 (2019)
  • Author(s): 兼本 一生, 岡林 由真, 風谷 亮太, 密山 幸男
  • Organizer: 電気関係学会四国支部連合大会
• [Presentation] 高位合成系による人検出処理のFPGA実装と評価 (2018)
  • Author(s): 熊井遼太, 和田征也, 密山 幸男
  • Organizer: 電気関係学会四国支部連合大会
• [Presentation] 畳込みニューラルネットワーク向け重み量子化手法の検討, (2018)
  • Author(s): 氏原収悟, 密山幸男
  • Organizer: 情報処理学会 システムとLSIの設計技術研究会
• [Presentation] 高位合成系による人検出処理のFPGA実装 (2017)
  • Author(s): 高野雅之, 熊井遼太, 毛利真崇, 小松達也, 密山 幸男
  • Organizer: 電気関係学会四国支部連合大会
• [Presentation] 深層学習を用いた画像認識処理における重み量子化のための評価環境構築 (2017)
  • Author(s): 氏原収悟, 密山幸男
  • Organizer: 電気関係学会四国支部連合大会