| Project/Area Number |
17560361
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
System engineering
|
|---|
| Research Institution | University of the Ryukyus |
|---|
Principal Investigator |
NAGATA Yasunori University of the Ryukyus, 工学部, 教授 (50208021)
|
|---|
| Project Period (FY) |
2005 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥4,030,000 (Direct Cost: ¥3,400,000、Indirect Cost: ¥630,000)
Fiscal Year 2008: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
Fiscal Year 2007: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2006: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2005: ¥600,000 (Direct Cost: ¥600,000)
|
|---|
| Keywords | 非同期システム / パイプライン / 相対遅延 / 3値論理 / 時相論理 / システム検証 / ヒステリシスゲート / 非同期回路 / 様相論理 / 計算機システム / 非同期式システム / システムオンチップ / 電子デバイス・機器 / 多値論理 |
|---|
| Research Abstract |
コンピュータの超高速化, 高機能化にともなって集積回路が超微細化加工されるに従い, 従来のクロックによる同期式システムの考えだけでは正しい動作が保障されないため, 要求/応答制御信号を用いた非同期システムが注目されている. 本研究では, 相対遅延モデルを提案し, これに基づく非同期システムやパイプラインシステムを設計し, これらをFPGA上に実装し, 評価を行うものである. 研究の途中で, D-素子や2線論理実装ライブラリ, また, 非同期システムの検証手法, 時相論理の新しい体系などを提案している.
|
