2値・多値融合論理に基づくナノエレクトロニクスの開拓
| Project/Area Number |
17650010
|
|---|
| Research Category |
Grant-in-Aid for Exploratory Research
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
青木 孝文 東北大学, 大学院情報科学研究科, 教授 (80241529)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
本間 尚文 東北大学, 大学院情報科学研究科, 助手 (00343062)
|
|---|
| Project Period (FY) |
2005 – 2006
|
| Project Status |
Completed (Fiscal Year 2006)
|
| Budget Amount *help |
¥3,300,000 (Direct Cost: ¥3,300,000)
Fiscal Year 2006: ¥1,600,000 (Direct Cost: ¥1,600,000)
Fiscal Year 2005: ¥1,700,000 (Direct Cost: ¥1,700,000)
|
|---|
| Keywords | 計算機システム / システムオンチップ / マイクロ・ナノデバイス / VLSI設計技術 / 多値論理 / 多値情報処理 / EDA |
|---|
| Research Abstract |
平成18年度は以下の2項目について研究を行った.
1.SET/CMOS混載回路による2値・多値融合論理システムの設計技術の開発(担当:青木および本間)
前年度に検討した方式により,SET/CMOS混載回路によって実現される2値・多値融合論理システムの設計技術を開発した.まず,本研究代表者らが提案するハードウェアアルゴリズム記述言語ARITHおよびハードウェアアルゴリズム合成用データ構造CTD (Counter Tree Diagram)を用いた上位設計フローを開発した.この設計フローでは,従来の2値論理ハードウェアアルゴリズムのみならず,多値論理に基づく新しいハードウェアアルゴリズムの記述と検証を可能にした.さらに,ここで記述された2値・多値融合論理ハードウェアアルゴリズムをSET/CMOS混載回路にマッピングすることを目的とした下位設計フローを開発した.SETの物理モデルをSmartSpiceあるいはHSPICEなどに組み込んだSET/CMOS混載回路シミュレーション手法を開発するとともに,これを用いた回路の詳細設計フローの実現を検討した.SET物理モデルの作成とパラメータのチューニングには,NTT物性科学基礎研究所の協力を得た.
2.各種応用システムの設計と総合的な性能評価(担当:青木)
前年度の主要機能モジュールの設計結果を踏まえ,比較的大規模な応用システムLSIの設計を試みた.具体的には,単電子連想メモリ(CAM)の設計を行った.ここではSETによる4値SRAMセルを使用し,時分割でマルチビット/セルのデータ読み出しを行うとともに,データの照合を多入力SET論理とCMOSプリチャージ論理で実現した.この他にも,ドントケア情報の保持・検索を可能とする単電子CAMを設計し,提案技術のインパクトを総合的に評価した.
|
Report
(2 results)
Research Products
(14 results)
