| Budget Amount *help |
¥2,700,000 (Direct Cost: ¥2,700,000)
Fiscal Year 2006: ¥2,200,000 (Direct Cost: ¥2,200,000)
Fiscal Year 2005: ¥500,000 (Direct Cost: ¥500,000)
|
|---|
| Research Abstract |
本年度ではまず昨年度に開発したベンチマークプログラムを用い,既に当研究室で開発した再構成型プロセッサPARS用のプログラムを作成し評価を行った.この評価では,ハフマン符号化のプログラムにおけるカテゴリ値を求める処理において,分岐を用いて求めるバージョンとループ展開を行いデータフロー的に計算するバージョンの2つを用いた.前者のバージョンでは入力値によって実行サイクル数が異なり,分岐をサポートするVLIWタイプの再構成型アーキテクチャに適したバージョンであり,後者は分岐を持たない再構成型アーキテクチャ向けのプログラムである.この結果,プログラムをコンパイルする前のアルゴリズム段階では分岐を用いて求めるバージョンに優位性が確認できたが,コンパイルすると配置配線制約などにより追加されるコードによって,分岐を用いるバージョンの方が大きく性能低下してしまい,結果的にコンパイル前の優位性がなくなってしまった.このことにより,コンパイラの性能によっては評価したい特徴項目が評価できなくなる可能性があることが確認できた.
そこで単純に再構成型アーキテクチャの再構成頻度に着目した実行モデルの分類を試みて,評価を行った,この評価ではあまり動的再構成を行わないFPGA実行モデルと頻繁に動的再構成を行うVLIWモデルに分類し,ハフマン符号化のプログラムを用いて評価を行った.その結果,前項の問題点に関しては入力値によって性能が変わるか否かでモデルの識別が可能になり,さらにこれまで挙げていた特徴項目である演算器の粒度やハードウェア量に関しても特徴が抽出可能であることが分かった.
|
