| Project/Area Number |
18500038
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
INOUE Michiko Nara Institute of Science and Technology, 情報科学研究科, 准教授 (30273840)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
OHTAKE Satoshi 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20314528)
YONEDA Tomokazu 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20359871)
|
|---|
| Project Period (FY) |
2006 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥4,180,000 (Direct Cost: ¥3,700,000、Indirect Cost: ¥480,000)
Fiscal Year 2008: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2007: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2006: ¥2,100,000 (Direct Cost: ¥2,100,000)
|
|---|
| Keywords | 設計自動化 / VLSIのテスト / テスト容易化設計 / プロセッサ自己テスト / 命令レベル自己テスト / テストプログラムテンプレート / 誤りマスク / 実動作速度テスト / VLSI / テスト生成 / プロセッサ / 遅延故障 |
|---|
| Research Abstract |
本研究では、機能テストと構造テストの特長を活かしたテスト手法である、プロセッサの命令レベル自己テスト法の研究を行った.パイプラインプロセッサに対し、モジュール単体でのテスト生成と命令列探索を組み合わせて効率のよいテスト生成手法を提案し、パス遅延故障に対し高い故障検出効率が得られることを示した.さらに、自己テストプログラムを効率よく生成する手法であるテンプレートを用いて生成された自己テストプログラムのためのテスト容易化設計手法を提案した提案法は、テンプレートレベル故障検出効率100%、すなわち、誤りマスクを完全に回避できることを特長とする.
|
