Fablication-friendly Configurable Processors in a nanometer LSI process
| Project/Area Number |
18680005
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
KOBAYASHI Kazutoshi Kyoto University, 情報学研究科, 准教授 (70252476)
|
|---|
| Project Period (FY) |
2006 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥28,080,000 (Direct Cost: ¥21,600,000、Indirect Cost: ¥6,480,000)
Fiscal Year 2008: ¥8,970,000 (Direct Cost: ¥6,900,000、Indirect Cost: ¥2,070,000)
Fiscal Year 2007: ¥9,360,000 (Direct Cost: ¥7,200,000、Indirect Cost: ¥2,160,000)
Fiscal Year 2006: ¥9,750,000 (Direct Cost: ¥7,500,000、Indirect Cost: ¥2,250,000)
|
|---|
| Keywords | ハードウエア設計 / 微細プロセス / プロセッサ / コンフィギャラブル / ばらつき / FPGA / Variation aware |
|---|
| Research Abstract |
ばらつきを利用してコンフィギュラブルプロセッサなどの集積回路の特性向上を図るという研究提案に対し, プロセッサのソフトエラー対策を行なうという研究成果を得た. また, FPGAの配置を修正することで回路特性の向上を図るという研究成果も得た. 回路特性の劣化現象の対策, その解明に関する研究も行ない, 65nmプロセスによるLSIの試作, 測定も行なった.
|
Report
(4 results)
Research Products
(46 results)
