| Budget Amount *help |
¥3,500,000 (Direct Cost: ¥3,500,000)
Fiscal Year 2007: ¥1,500,000 (Direct Cost: ¥1,500,000)
Fiscal Year 2006: ¥2,000,000 (Direct Cost: ¥2,000,000)
|
|---|
| Research Abstract |
1.前年度に提案したタイルフォールトトレラント手法を概存の書き換え可能アーキテクチャに適用する変更,及びその実現可能性について議論を行った。既存のアーキテクチャでは,部分的に回路を再構成する機能を持ったものはそれほど多くなく,また仮に機能を持っていてもそれを利用する上での制限が多いが,本研究ではその問題を本手法上の工夫で解決しアーキテクチャに大きく依存することなく実現が可能であることを示した。
2.実現可能であることを検証し,現実に広く利用されている回路に対して本手法を適用するということを行った.具体的には,組み込み用のプロセッサとして利用されているSuperHMPUコアを利用し,:の内容を変更せずにモジュールレベルの分解に留め,書き覚え可能ハードウェア上に実装しその機能溺正常に動作するか確認した。これは,現段階では回路使用率等の問題が挙げられるが,規則牲の少ないMPUコアに対し本手法を適用できたというで本手法の有効性を示すことができたと思われる。
3.これらの成果をまとめて学会発表を行った.また,一般向けへの紹介など,企業などへの技術移転も考慮した活動も行った.
|
