Research on Design for Testability for Multi-Clock Domain SoCs
| Project/Area Number |
18700046
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
YONEDA Tomokazu Nara Institute of Science and Technology, 情報科学研究科, 助教授 (20359871)
|
|---|
| Project Period (FY) |
2006 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥3,810,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥210,000)
Fiscal Year 2008: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2007: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2006: ¥2,200,000 (Direct Cost: ¥2,200,000)
|
|---|
| Keywords | 設計自動化 / テスト容易化設計 / テストアーキテクチャ / テストスケジューリング / システムオンチップ / マルチクロックドメイン / ネットワークオンチップ |
|---|
| Research Abstract |
プロセッサコア、機能コア、メモリコアなどのコア毎に異なるクロック周波数で動作するマルチクロックドメイン・システムオンチップに対するテスト容易化設計に関する研究を行った。その結果、高品質かつ高速テストを実現するための課題を明確化し、その課題を解決するテストアーキテクチャおよびテストスケジューリング手法の確立を行った。
|
Report
(4 results)
Research Products
(49 results)
