量子輸送理論に基づくナノ構邉デバイスにおけるキャリア輪送シミュレーション

• Project/Area Number: 18710123
• Research Category: Grant-in-Aid for Young Scientists (B)
• Allocation Type: Single-year Grants
• Research Field: Microdevices/Nanodevices
• Research Institution: Hiroshima University
• Principal Investigator: 江崎 達也 Hiroshima University, 大学院・先端物質科学研究科, 准教授 (30403603)
• Project Period (FY): 2006 – 2007
• Project Status: Completed (Fiscal Year 2007)
• Budget Amount: ¥2,800,000 (Direct Cost: ¥2,800,000); Fiscal Year 2007: ¥1,400,000 (Direct Cost: ¥1,400,000); Fiscal Year 2006: ¥1,400,000 (Direct Cost: ¥1,400,000)
• Keywords: 量子輸送 / ナノデバイス / デバイスシミュレーション / 非平衡Green関数法 / 準弾道輸送

Research Abstract

量子輸送シミュレーション技術の開発過程において、3次元構造等の複雑な構造の取り扱いが必須である。これは、例えば2次元デバイスシミュレーションでは、ある一方向(MOSFETでは幅方向)に無限の大きさを仮定するため、ナノオーダのデバイスにおける原子の位置の情報が平均化され、ナデバイスの電気特性を正しく得られない可能性がある。このような背景から、量子輸送理論に基づくキャリア輸送シミュレーションを行うために、原子レベルのデバイス構造を取り入れることができる3次元デバイスシミュレータを構築した。本シミュレータでは、非平衡Green関数法によりキャリアの量子輸送の計算を行う。なお、電子間の相互作用は考慮されているが、フォイン散乱等の非弾性散乱は組み込まれていない。そのため、準弾道的な輸送計算となっている。1次元系のシリコンナノワイヤの電子状態および電流のシミュレーションを行った。その結果、1次元電子系に特徴的な1/√Eに比例する状態密度のピークが量子準位の位置に現れたこと等から。有限サイズのナワイヤに対しても解析的なモデルを適用できる可能性があることを示すことができた。実際にシリコンナノワイヤに対して、原子レベルの計算結果と解析的な解を比較すると、量子準位の位置に良い対応が見られた。計算時間の大幅な短縮とナノワイヤの電子回路モデルの構築に対して、重要な知見である乏考えられる。本研究により、原子レベルのシミュレーション環境を構築し、さらにナノワイヤの回路モデルの開発方針を示すことができた。

Research Products

• [Journal Article] Non-quasi-static approach with surface-potential-based MOSFET model HiSIM for RF circuit simulation (2007)
  • Author(s): T. Ezaki
  • Journal Title: Mathematics and Computers in Simulation 1 Pages: 1-11
  • Peer Reviewed