• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

チップ内ネットワークにおける超高信頼技術に関する研究

Research Project

Project/Area Number 18800081
Research Category

Grant-in-Aid for Young Scientists (Start-up)

Allocation TypeSingle-year Grants
Research Field Computer system/Network
Research InstitutionNational Institute of Informatics

Principal Investigator

鯉渕 道紘  National Institute of Informatics, アーキテクチャ科学研究系, 助教 (40413926)

Project Period (FY) 2006 – 2007
Project Status Completed (Fiscal Year 2007)
Budget Amount *help
¥2,700,000 (Direct Cost: ¥2,700,000)
Fiscal Year 2007: ¥1,200,000 (Direct Cost: ¥1,200,000)
Fiscal Year 2006: ¥1,500,000 (Direct Cost: ¥1,500,000)
Keywordsチップ内ネットワーク / 高信頼技術 / ルータアーキテクチャ / 相互結合網 / デッドロック回避 / 耐故障技術 / 計算機アーキテクチャ / マイクロシステム
Research Abstract

耐故障性は最近の複雑なチップマルチプロセッサにおけるチップ内ネットワークの設計において極めて重要な課題となっている.本研究では,まず,(1)故障したルータに連結している健全なプロセッシングエレメント(PE)のネットワークへの連結性の提供,かつ,(2)ネットワーク全体の連結性を保持するために,"default backup path (DBP)"機構を提案,評価を行った.DBP機構では各ルータにおいて,故障クロスバなどの故障内部モジュールを迂回するためにローカルチャネルと隣接ルータ間のチャネルを接続するデータパスを追加する.そして,各ルータの追加データパスがネットワーク内において単方向リングトポロジとなるように配置し,ルータ内部モジュールの故障が生じた場合にもネットワークの連結性を保証する.
評価結果より,DBP機構は,2次元メッシュにおけるワームホールネットワークに比べ,高々11.3%の付加ハードウェア量で達成できることが分かった.また,DBP機構は故障箇所数の増加によるネットワークスループットの低下,非最短経路によるパケット転送エネルギーの増加を緩やかに抑えることができた.
本研究では,さらに,ClearSpeed社CSX600の実チップ内ネットワークのデータ転送機構についての性能評価,2次元メッシュトポロジにおいて一部のリンクを用いずとも性能の劣化を抑えつつパケットを目的地まで配送するネットワーク機構についても提案を行った.これらの成果は国内外で積極的に発表をおこない,高い評価を得ることができた

Report

(2 results)
  • 2007 Annual Research Report
  • 2006 Annual Research Report
  • Research Products

    (18 results)

All 2008 2007 2006 Other

All Journal Article (14 results) (of which Peer Reviewed: 4 results) Presentation (3 results) Remarks (1 results)

  • [Journal Article] A Lightweight Fault-tolerant Mechanism for Network-on-chip2008

    • Author(s)
      Michihiro Koibuchi
    • Journal Title

      Proc. of the 2nd ACM/IEEE International Symposium on (Networks-on-Chip (NOCS'08)

      Pages: 13-22

    • Related Report
      2007 Annual Research Report
    • Peer Reviewed
  • [Journal Article] A Temporal Correlation Based Port Combination Methodology for Networks-on-chip on Reconfigurable Systems2007

    • Author(s)
      Daihan Wang
    • Journal Title

      The International Conference on Field Programmable Logica and Applications (FPL)

      Pages: 383-388

    • Related Report
      2007 Annual Research Report
    • Peer Reviewed
  • [Journal Article] Performance Improvement Methodology for ClearSpeed's CSX6002007

    • Author(s)
      Yuri Nishikawa
    • Journal Title

      the International Conference on Parallel Processing (ICPP'07)

    • Related Report
      2007 Annual Research Report
    • Peer Reviewed
  • [Journal Article] A Port Combination Methodology for Application-Specific Networks-on-chipon FPGAs2007

    • Author(s)
      Daihan Wang
    • Journal Title

      IEICE Transactions on Information and Systems (Special Section on Reconfigurable Systems) Vol.E90-DNo.12

      Pages: 1914-1922

    • Related Report
      2007 Annual Research Report
    • Peer Reviewed
  • [Journal Article] Cost, and Energy Evaluation of Fat H-Tree : A Cost-Efficient Tree-Based On-Chip Network2007

    • Author(s)
      Hiroki Matsutani
    • Journal Title

      20th International Parallel and Distributed Processing Symposium (IPDPS)

      Pages: 80-80

    • Related Report
      2006 Annual Research Report
  • [Journal Article] An Effective Design of Deadlock-Free Routing Algorithms Based on 2-D Turn Model for Irregular Networks2007

    • Author(s)
      Akiya Jouraku
    • Journal Title

      IEEE Transactions on Parallel and Distributed Systems Vol.18, No.3

      Pages: 320-333

    • Related Report
      2006 Annual Research Report
  • [Journal Article] 3次元 IC 向け Fat Tree ベース Network-on-Chips2007

    • Author(s)
      松谷 宏紀
    • Journal Title

      情報処理学会技術研究報告 2006-ARC-171

      Pages: 75-80

    • Related Report
      2006 Annual Research Report
  • [Journal Article] ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案2007

    • Author(s)
      西川 由理
    • Journal Title

      情報処理学会技術研究報告 2006-ARC-172

      Pages: 257-262

    • Related Report
      2006 Annual Research Report
  • [Journal Article] リコンフィギャラブルプロセッサアレイ用チップ内接続網 : Fat H-tree2006

    • Author(s)
      山田 裕
    • Journal Title

      電子情報通信学会論文誌D Vol.J89-D, No.9

      Pages: 1023-1034

    • Related Report
      2006 Annual Research Report
  • [Journal Article] オンチップトーラス網における仮想チャネルフリールーティング2006

    • Author(s)
      松谷 宏紀
    • Journal Title

      情報処理学会論文誌コンピューティングシステム Vol.47 SIG(ACS15)

      Pages: 12-24

    • Related Report
      2006 Annual Research Report
  • [Journal Article] Enforcing Dimension-Order Routing in On-Chip Torus Networks without Virtual Channels2006

    • Author(s)
      Hiroki Matsutani
    • Journal Title

      The 2006 International Symposium on Parallel and Distributed Processing and Applications (ISPA-06)

      Pages: 207-217

    • Related Report
      2006 Annual Research Report
  • [Journal Article] A Partial Irregular-Network Routing on Faulty k-ary n-cubes2006

    • Author(s)
      Michihiro Koibuchi
    • Journal Title

      The international Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA)

      Pages: 57-64

    • Related Report
      2006 Annual Research Report
  • [Journal Article] Predictive Switching in 2D Torus Routers2006

    • Author(s)
      Tsutomu Yoshinaga
    • Journal Title

      International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA)

      Pages: 65-72

    • Related Report
      2006 Annual Research Report
  • [Journal Article] A Simple Data Transfer Technique using Local Address for Networks-on-Chips2006

    • Author(s)
      Michihiro Koibuchi
    • Journal Title

      IEEE Transactions on Parallel and Distributed Systems Vol.17, No,12

      Pages: 1425-1437

    • Related Report
      2006 Annual Research Report
  • [Presentation] Clear Speed製SIMD型マルチコアプロセッサにおける並列ベンチマーク実行時間予測手法の検討2007

    • Author(s)
      西川 由理
    • Organizer
      情報処理学会技術研究報告[計算機アーキテクチャ]
    • Place of Presentation
      北海道旭川
    • Related Report
      2007 Annual Research Report
  • [Presentation] A Temporal Correlation Based Port Combination Methodology for Application-Specific Networks-on-chip on FPGAs2007

    • Author(s)
      Daihan Wang
    • Organizer
      情報処理学会研究報告2007-ARC-174(SWoPP'07)
    • Place of Presentation
      北海道旭川
    • Related Report
      2007 Annual Research Report
  • [Presentation] チップ内ネットワークにおける超高信頼技術2007

    • Author(s)
      鯉渕 道紘
    • Organizer
      電子情報通信学会技術研究報告[コンピュータシステム], CPSY2007-42
    • Place of Presentation
      京都
    • Related Report
      2007 Annual Research Report
  • [Remarks]

    • URL

      http://research.nii.ac.jp/%7Ekoibuchi/index-j.html

    • Related Report
      2007 Annual Research Report

URL: 

Published: 2006-04-01   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi