• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

不正確演算による深層学習向け高効率計算技術

Research Project

Project/Area Number 18H03214
Research Category

Grant-in-Aid for Scientific Research (B)

Allocation TypeSingle-year Grants
Section一般
Review Section Basic Section 60040:Computer system-related
Research InstitutionKyoto University

Principal Investigator

廣本 正之  京都大学, 情報学研究科, 講師 (60718039)

Co-Investigator(Kenkyū-buntansha) 佐藤 高史  京都大学, 情報学研究科, 教授 (20431992)
Project Period (FY) 2018-04-01 – 2021-03-31
Project Status Declined (Fiscal Year 2019)
Budget Amount *help
¥17,290,000 (Direct Cost: ¥13,300,000、Indirect Cost: ¥3,990,000)
Fiscal Year 2019: ¥5,980,000 (Direct Cost: ¥4,600,000、Indirect Cost: ¥1,380,000)
Fiscal Year 2018: ¥6,630,000 (Direct Cost: ¥5,100,000、Indirect Cost: ¥1,530,000)
Keywords近似計算 / ニューラルネットワーク / 計算機アーキテクチャ / 画像認識 / 深層学習 / 不正確演算 / プロセッサアーキテクチャ
Outline of Annual Research Achievements

本研究では人工知能等の実現に有用な深層学習を対象とし,不正確演算を活用した新たな計算技術の創出に向けた基礎検討を行った.従来の計算機において「演算の正確性」は絶対条件であったが,人工知能のように認識処理や推論を行う用途ではそれは必ずしも必要ではない.本研究では従来の計算機における演算の正確性に対する制約を緩和し,ハードウェアおよびアルゴリズムの両面から演算量削減手法の検討を行った.
ハードウェアに関しては,デバイスと演算器に関する検討を行った.デバイスについては,RRAMと呼ばれるアナログ受動素子を用い,ニューラルネットワークの主要な計算である積和演算を省面積かつ省電力に実行できる回路構成を検討した.本回路の応用として,組合せ最適化問題を高効率に解くことのできるアニーリングプロセッサを構成し,従来のトランジスタを用いる回路に比べ8倍以上の消費電力削減を実現した.演算器については,1と0の出現頻度により確率的な数値表現を行う計算手法であるストカスティック計算に着目し,従来より省面積な積和演算器の構成を検討した.
アルゴリズムに関しては,高精度な画像認識に用いられる畳み込みニューラルネットワーク(CNN)を対象とし,2種類の演算量削減手法を提案した.1つ目は,CNNにおける畳み込み演算を周波数領域で行うことにより,乗算回数を削減する手法を提案した.本手法では従来必要であった,CNNの層間での周波数変換と逆変換処理を不要とすることにより,同等の認識精度を保ったまま乗算回数を半分以下にできることを確認した.2つ目は,動画像に対する物体認識において,動画のフレーム間で動き予測を行うことにより,物体認識に要するCNNの演算量を大幅に削減する手法を提案した.本手法により認識精度の低下を抑えつつ10倍以上の高速化を実現した.

Research Progress Status

翌年度、交付申請を辞退するため、記入しない。

Strategy for Future Research Activity

翌年度、交付申請を辞退するため、記入しない。

Report

(1 results)
  • 2018 Annual Research Report
  • Research Products

    (6 results)

All 2018

All Presentation (6 results) (of which Int'l Joint Research: 3 results)

  • [Presentation] RRAM/CMOS-Hybrid Architecture of Annealing Processor for Fully Connected Ising Model2018

    • Author(s)
      Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      International Memory Workshop (IMW)
    • Related Report
      2018 Annual Research Report
    • Int'l Joint Research
  • [Presentation] 畳み込みニューラルネットワークの周波数領域学習による演算量削減2018

    • Author(s)
      三宅 哲史, 廣本 正之, 佐藤 高史
    • Organizer
      第31回 回路とシステムワークショップ
    • Related Report
      2018 Annual Research Report
  • [Presentation] 多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ2018

    • Author(s)
      松本 章吾, 業天 英範, 廣本 正之, 佐藤 高史
    • Organizer
      第31回 回路とシステムワークショップ
    • Related Report
      2018 Annual Research Report
  • [Presentation] Interpolation-Based Object Detection Using Motion Vectors for Embedded Real-Time Tracking Systems2018

    • Author(s)
      Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      IEEE Conference on Computer Vision and Pattern Recognition Workshops (CVPRW)
    • Related Report
      2018 Annual Research Report
    • Int'l Joint Research
  • [Presentation] Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection2018

    • Author(s)
      Yuya Fujita, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC)
    • Related Report
      2018 Annual Research Report
    • Int'l Joint Research
  • [Presentation] ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器2018

    • Author(s)
      名倉 健太, 廣本 正之, 佐藤 高史
    • Organizer
      電子情報通信学会 VLSI設計技術研究会
    • Related Report
      2018 Annual Research Report

URL: 

Published: 2018-04-23   Modified: 2019-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi