Project/Area Number |
18K13569
|
Research Category |
Grant-in-Aid for Early-Career Scientists
|
Allocation Type | Multi-year Fund |
Review Section |
Basic Section 15020:Experimental studies related to particle-, nuclear-, cosmic ray and astro-physics
|
Research Institution | High Energy Accelerator Research Organization |
Principal Investigator |
小野 峻 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 研究員 (60603157)
|
Project Period (FY) |
2018-04-01 – 2020-03-31
|
Project Status |
Discontinued (Fiscal Year 2019)
|
Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2019: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2018: ¥2,470,000 (Direct Cost: ¥1,900,000、Indirect Cost: ¥570,000)
|
Keywords | 3次元積層技術 / 半導体検出器 / 崩壊点検出器 / 素粒子実験 / SOI検出器 |
Outline of Annual Research Achievements |
本研究では、International Linear Collider(ILC)実験に向けた3次元積層構造を持つシリコンピクセル検出器の開発を実施した。ILCでは粒子衝突により生成・崩壊した荷電粒子飛跡を検出する崩壊点検出器が配置される。この崩壊点検出器では、シリコンピクセルセンサーを使用し約3um精度で粒子の入射位置を計測するが、一方で検出器には多数の粒子が入射するため、その中でターゲットとなる事象の識別を行わなければならない。そこで入射位置と同時に到来時間を計測して粒子飛跡の識別を行う、小型かつ高集積・多機能ピクセルを持つセンサーが必要となる。 この高集積ピクセルを実現するため、通常のセンサーチップ上に回路チップを接合した積層構造センサーを検討した。開発では20um角の画素を持つ下部センサーと上部信号処理回路チップを設計している。下部センサーはSilicon-On-Insulator構造によりセンサー・読み出し回路を一体化し、画素内にシグナル読み出し・検出回路を実装した。上部チップには下部チップからのシグナル検出された時間を記録するタイムスタンプを埋め込んでいる。センサー・回路チップ間接合は、各チップの電極上に東北マイクロテックにおいて円筒型マイクロバンプを形成し2つのチップを圧着・積層化を実施した。マイクロバンプ形成とチップ接合のアライメント試験を行い積層化までのプロセスを確立し、積層センサーの製造を行なった。 最終年度では試作チップに放射線を照射し、積層ピクセル上でシグナル応答、荷電粒子飛跡を計測することができた。これらの試作・評価により、既存構造のシリコンピクセルセンサーでは要求を満たすことができなかった、高位置分解能のための小型化と時間計測のための高機能化を両立した高集積ピクセルを持つ粒子飛跡検出器を開発することできた。
|