| Project/Area Number |
19560347
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
NAKAMURA Kazuyuki Kyushu Institute of Technology, マイクロ化総合技術センター, 教授 (60336097)
|
|---|
| Co-Investigator(Renkei-kenkyūsha) |
MORIMOTO Hiroyuki 九州工業大学, マイクロ化総合技術センター, 産学官連携研究員
|
|---|
| Project Period (FY) |
2007 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2008: ¥2,340,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥540,000)
Fiscal Year 2007: ¥2,210,000 (Direct Cost: ¥1,700,000、Indirect Cost: ¥510,000)
|
|---|
| Keywords | CMOS / 集積回路 / アナログ回路 / 素子ばらつき / トリミング / 製造後補正 / 不揮発メモリ / レギュレータ / マナログ回路 / リファレンス回路 / ワーストケース / インターフェース回路 |
|---|
| Research Abstract |
従来のワーストケース設計法から、製造後にトリミングを行うことを前提とした全く新しい回路設計法の提案・研究を行った。具体的には、アナログ回路ブロックで汎用性の高いブロックであるリファレンス電圧発生回路にフォーカスし、これらの回路に新規回路設法を適用した。その結果、従来の回路と互換性を確保しつつ、アナログトリミングの実装を可能にした新規なインターフェース方式を考案し、チップの開発・評価を行った。
|
