微細加工と単分子膜制御による低電圧・高速駆動ナノゲート有機トランジスタ
| Project/Area Number |
19710121
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Microdevices/Nanodevices
|
|---|
| Research Institution | The Institute of Physical and Chemical Research |
|---|
Principal Investigator |
宮寺 哲彦 理研, 研究員 (30443039)
|
|---|
| Project Period (FY) |
2007 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥3,690,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2008: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2007: ¥2,000,000 (Direct Cost: ¥2,000,000)
|
|---|
| Keywords | 応用物理 / 有機半導体 / 有機トランジスタ |
|---|
| Research Abstract |
有機薄膜トランジスタ(OTFT)の高速動作を実現させるためのデバイス物理の構築を目的とし、高速化のための素子設計指針、律則要因の解明に関する研究を行った。
端子部の寄生インピーダンスによって動作速度が律則されることを、これまでの研究から明らかにしている。端子部寄生インピーダンスを低減させるために、電極材料や電極作製方法を変えて寄生インピーダンスを解析した。インピーダンス解析の結果から、電極作製の際、電極-有機半導体界面に電気伝導を阻害するトラップ準位が形成され、このトラップ準位が寄生インピーダンスの要因となっていることが分かった。
OTFTは長時間動作させると電流を阻害するトラップが生成され、性能劣化が起こることが知られている。この性能劣化の要因を時間応答測定、パルス応答測定によって解析した。性能劣化は有機半導体層の作製条件を変えてもあまり変化せず、半導体を形成する基板の前処理に大きく依存することが明らかになった。この結果から、性能劣化の要因となるトラップ準位は、半導体層の構造的な欠陥部ではなく、基板-有機半導体界面に存在することを明らかにした。
ゲート絶縁層の微細化も素子の高性能化・高速化につながる。微細化を行うために自己組織化単分子膜(SAM)による絶縁層作製技術を提案している。種々のSAM分子を用いてその絶縁特性を測定している。この結果は有機半導体層に効率よくゲート電界を与えるための基礎データとなる。
以上の結果はOTFT高速化の律則要因を排除する指針を与えており、OTFTのデバイス物理構築の重要な一端を担う成果であると考えられる。
|
Report
(1 results)
Research Products
(7 results)
