Design method development of side-channel attack countermeasures for cryptographic hardware based on signal-to-noise ratio of electromagnetic leakage

• Project/Area Number: 19H04110
• Research Category: Grant-in-Aid for Scientific Research (B)
• Allocation Type: Single-year Grants
• Section: 一般
• Review Section: Basic Section 60070:Information security-related
• Research Institution: Okayama University
• Principal Investigator: Iokibe Kengo 岡山大学, 自然科学学域, 助教 (10420499)
• Project Period (FY): 2019-04-01 – 2023-03-31
• Project Status: Completed (Fiscal Year 2022)
• Budget Amount: ¥15,990,000 (Direct Cost: ¥12,300,000、Indirect Cost: ¥3,690,000); Fiscal Year 2022: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000); Fiscal Year 2021: ¥3,770,000 (Direct Cost: ¥2,900,000、Indirect Cost: ¥870,000); Fiscal Year 2020: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000); Fiscal Year 2019: ¥6,890,000 (Direct Cost: ¥5,300,000、Indirect Cost: ¥1,590,000)
• Keywords: サイドチャネル攻撃 / 暗号 / 情報セキュリティ / IoT / 信号対雑音比 / 暗号ハードウェア

Outline of Research at the Start

本研究では、暗号回路へのサイドチャネル攻撃(SCA)に関して暗号ハードウェアの設計手法を開発する。開発する設計法は暗号回路から漏洩するサイドチャネル波形の信号対雑音比 (SN比)に着目したものであり、本応募者が実証したSN比とSCAに対する安全性の関係に基づく。本設計手法の特長はサイドチャネル情報漏洩機構に対して線形システムの概念を適用することによりSCA耐性の評価結果より設計目標を定量的に決定できることにある。その効果として、暗号技術やSCAの知識を必要とせずにIoT機器等に搭載される暗号ハードウェアのSCA対策設計実現を期待できる。

Outline of Final Research Achievements

We have studied the design of side-channel attack (SCA) resistant cryptographic implementations based on the signal-to-noise ratio (SN ratio) of side-channel leakage, using an FPGA implementation of the standard block cipher AES as an evaluation target. First, we proposed a method for identifying the signal-to-noise ratio of side-channel leakage and established a method for identifying the sources of side-channel leakage in cryptographic circuits from the design information of the cryptographic circuit. Furthermore, we showed the possibility of controlling SCA resistance by designing transfer coefficients of side-channel leakage paths based on the signal-to-noise ratio.

Academic Significance and Societal Importance of the Research Achievements

測定に基づくサイドチャネル攻撃に対する安全性評価については実用化された方法があるが、評価結果から設計へとシームレスに接続された手法はまだ確立されていない。IoT時代に入り、情報セキュリティの重要性が増している中において、サイドチャネル攻撃耐性設計手法の確立することは、限られた製品設計開発期間において高いセキュリティ性能を実現するために不可欠な技術であり社会的意義は大きい。また、古典的な電気回路学や電磁気学の知識と新しい暗号理論を融合する、暗号ハードウェア設計手法の開発は学術的にも新しく、価値の大きな成果となり得る。

Research Products

• [Journal Article] Evaluation of Side-Channel Leakage Simulation by Using EMC Macro-Model of Cryptographic Devices (2021)
  • Author(s): Yusuke Yano, Kengo Iokibe, Toshiaki Teshima, Yoshitaka Toyota, Toshihiro Katashita, and Yohei Hori
  • Journal Title: IEICE Transactions on Communications Volume: E104.B Issue: 2 Pages: 178-186
  • DOI: 10.1587/transcom.2020EBP3015
  • NAID: 130007979449
  • ISSN: 0916-8516, 1745-1345
  • Year and Date: 2021-02-01
  • Peer Reviewed
• [Presentation] プリント回路基板のグラウンド分割で生じたコモンモード電流によるサイドチャネル情報漏洩 (2023)
  • Author(s): 下田浩平, 日室雅貴, 五百旗頭健吾, 豊田啓孝
  • Organizer: 電子情報通信学会環境電磁工学研究会
• [Presentation] Experimental Investigation of Side-Channel Information Leakage from Printed Circuit Board with Split Ground Planes (2023)
  • Author(s): Kengo Iokibe, Kohei Shimoda, Masaki Himuro, Yoshitaka Toyota
  • Organizer: 2023 IEEE International Symposium on Electromagnetic Compatibility, Signal & Power Integrity
  • Int'l Joint Research
• [Presentation] A Study for Improving Signal-to-Noise Ratio Measurement Method in Side-Channel Information Leakage of Cryptographic Hardware (2022)
  • Author(s): Kengo Iokibe, Masaki Himuro, Yoshitaka Toyota
  • Organizer: 2022 IEEE International Symposium on Electromagnetic Compatibility, Signal & Power Integrity (EMC+SIPI 2022)
  • Int'l Joint Research
• [Presentation] FPGA Switching Current Modeling Based on Register Transfer Level Logic Simulation for Power Side-channel Attack Prediction (2022)
  • Author(s): Masaki Himuro, Kengo Iokibe, and Yoshitaka Toyota
  • Organizer: 2022 International Symposium on Electromagnetic Compatibility (EMC Europe 2022)
  • Int'l Joint Research
• [Presentation] 線形漏洩モデルに基づく高SNRの選択平文セットを用いた相関電力解析結果予測の検討 (2022)
  • Author(s): 日室雅貴, 五百旗頭健吾, 豊田啓孝
  • Organizer: 電子情報通信学会 ハードウェアセキュリティ研究会
• [Presentation] 動的 FPGA 電源電流の RTL 解析に基づく電力解析攻撃への耐性予測 (2022)
  • Author(s): 日室雅貴，五百旗頭健吾，豊田啓孝
  • Organizer: 2022年度 暗号と情報セキュリティシンポジウム (SCIS2022)
• [Presentation] FPGA実装したAES回路の模擬スイッチング電流波形に基づくサイドチャネル情報漏洩帯域の考察 (2022)
  • Author(s): 下田洸平, 日室雅貴, 五百旗頭健吾, 豊田啓孝
  • Organizer: 2022年暗号と情報セキュリティシンポジウム (SCIS 2022)
• [Presentation] A Study for Low Calculation Cost Side-Channel Resistance Prediction Based on Transfer Impedance of Leakage Path (2021)
  • Author(s): Kengo Iokibe, Masaki Himuro, Yoshitaka Toyota
  • Organizer: 2021 Asia Pacific International Symposium on Electromagnetic Compatibility (APEMC)
  • Int'l Joint Research
• [Presentation] 実機のサイドチャネル攻撃耐性評価を目的とした時間・周波数領域相関電力解析 (2021)
  • Author(s): 日室雅貴, 五百旗頭健吾, 豊田啓孝
  • Organizer: 電子情報通信学会環境電磁工学研究会
• [Presentation] A Study on Evaluation Board Requirements for Assessing Vulnerability of Cryptographic Modules to Side-Channel Attacks (2020)
  • Author(s): Kengo Iokibe, Tomonobu Kan, Yoshitaka Toyota
  • Organizer: 2020 IEEE International Symposium on Electromagnetic Compatibility & Signal/Power Integrity (2020 IEEE EMC+SIPI), pp. 528-531
  • Int'l Joint Research
• [Presentation] 暗号ICの電力解析攻撃耐性評価基板に対する要求仕様の検討 ～PDNの伝達インピーダンスの漏洩強度への寄与～ (2020)
  • Author(s): 菅智信, 五百旗頭健吾, 豊田啓孝
  • Organizer: 電子情報通信学会ハードウェアセキュリティ研究会, HWS2020-25
• [Presentation] 電源系デカップリングによるサイドチャネル攻撃対策効果の伝達インピーダンスに基づく予測の試み (2020)
  • Author(s): 五百旗頭健吾, 矢野佑典, 豊田啓孝
  • Organizer: 電子情報通信学会環境電磁工学研究会, EMCJ2019-85, pp. 23-28
• [Presentation] サイドチャネル攻撃耐性設計を目的とした相関係数と波形数の関係式の検証 (2020)
  • Author(s): 竹﨑彬隼, 五百旗頭健吾, 豊田啓孝
  • Organizer: 2020年暗号と情報セキュリティシンポジウム(SCIS2020)予稿集, 3E2-2