| Project/Area Number |
19H05614
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (S)
|
| Allocation Type | Single-year Grants |
|---|
| Review Section |
Broad Section C
|
|---|
| Research Institution | Yokohama National University |
|---|
Principal Investigator |
吉川 信行 横浜国立大学, 先端科学高等研究院, 教授 (70202398)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山梨 裕希 横浜国立大学, 大学院工学研究院, 准教授 (70467059)
竹内 尚輝 横浜国立大学, 先端科学高等研究院, 特任教員(准教授) (00746472)
アヤラ クリストファー 横浜国立大学, 先端科学高等研究院, 特任教員(准教授) (90772195)
田中 雅光 名古屋大学, 工学研究科, 准教授 (10377864)
牧瀬 圭正 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 特定フェロー (60363321)
|
|---|
| Project Period (FY) |
2019-06-26 – 2024-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥199,550,000 (Direct Cost: ¥153,500,000、Indirect Cost: ¥46,050,000)
Fiscal Year 2023: ¥39,130,000 (Direct Cost: ¥30,100,000、Indirect Cost: ¥9,030,000)
Fiscal Year 2022: ¥38,610,000 (Direct Cost: ¥29,700,000、Indirect Cost: ¥8,910,000)
Fiscal Year 2021: ¥41,600,000 (Direct Cost: ¥32,000,000、Indirect Cost: ¥9,600,000)
Fiscal Year 2020: ¥34,970,000 (Direct Cost: ¥26,900,000、Indirect Cost: ¥8,070,000)
Fiscal Year 2019: ¥45,240,000 (Direct Cost: ¥34,800,000、Indirect Cost: ¥10,440,000)
|
|---|
| Keywords | 先端機能デバイス / 超伝導材料・素子 / 超高速情報処理 / デバイス設計・製造プロセス / 低消費電力 |
|---|
| Outline of Research at the Start |
本研究は、低エネルギー動作を特徴とする断熱的量子磁束回路(AQFP)を用いた双方向演算が可能な可逆回路の学理を明らかにし、論理回路の熱力学的極限を超える究極の低消費エネルギー集積回路を実現する。これにより回路の消費エネルギーを半導体回路に対して６桁以上低減し、冷却電力を考慮しても十分な優位性を生み出す。本研究は可逆AQFP を中核技術とし、回路設計技術、新規可逆回路、プロセッサアーキテクチャ、磁性体を用いた位相シフトAQFP、3 次元集積回路技術を研究し、超省エネ集積回路の基盤技術を確立する。最終目標として100nW 以下の動作が可能な4b可逆AQFPプロセッサの実現を目指す。
|
| Outline of Annual Research Achievements |
本研究は、双方向演算が可能な論理回路である可逆断熱的量子磁束パラメトロン(AQFP)を用いて熱力学的極限を超える究極の低消費エネルギー集積回路を実現する。可逆AQFPの学理明らかにすると共に、可逆AQFPを用いた超省エネ集積回路を実現するための基盤技術を確立する。
可逆AQFPの学理の解明においては、可逆AQFPフリップ・フリップを設計し、熱ノイズを含む回路シミュレーションによりデータの消去と消費エネルギーの関係を調べた。これにより、フリップ・フロップの出力を消去することによりエネルギーが消費されることを明らかにした。また、実験により可逆AQFPフリップ・フロップの正常動作を確認した。可逆AQFPの設計基盤技術の確立においては、論理記述から可逆AQFPゲートのネットリストを得るツールにおいて、ゴミ情報を再利用するアルゴリズムの効率化を図った。新規可逆量子磁束回路の創生においては、複数のAQFPを相互に磁気結合させた複雑な可逆論理ゲートを回路シミュレーションにより評価し、それらの可逆性を明らかにした。プロセッサアーキテクチャの研究においては、可逆データパスの動作実証を行った。
位相シフト可逆AQFPゲートの研究においては、PdNi強磁性体薄膜の磁化を外部磁場により制御する機構を組み込んだゲートを設計した。また、強磁性体を障壁層に用いることにより、π位相シフトジョセフソン接合を得ることができる。このようなπ位相シフトジョセフソン接合をAQFP回路に組み込む効果についてシミュレーションで検討を行った。
３次元超伝導回路の高密度集積化においては、2層のAQFP回路間に2層のストリップ構造PTL配線層を配置したデバイス構造を有する3次元超伝導回路作製プロセスを開発した。また、作製チップ数増加のために基板ウエハサイズを3インチから4インチに拡張するプロセス開発を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
可逆AQFPの学理の解明においては、可逆AQFPフリップ・フリップを設計し、熱ノイズを含む回路シミュレーションによりデータの消去と消費エネルギーの関係を調べた。これにより、フリップ・フロップヘのデータ書き込みや読出しにおいてはエネルギーが消費されないこと、フリップ・フロップからの出力情報の消去により1ビットあたりランダウアリミットとして知られるE = k_bT ln2のエネルギーが消費されることを明らかにした。以上により、情報のエントロピー変化と消費エネルギーの関係を実回路を用いたシミュレーションにより明らかにし、当初の目標を達成できた。一方、多数の可逆AQFP回路の並列化による消費エネルギーの測定については、基板のエネルギー損失を抑えるために、高抵抗率基板を用いた測定回路の試作を進めている。現在、試作プロセスの4インチ化に伴い、回路の試作が遅延しているが、来年度に消費エネルギーの測定を行う予定である。また、可逆AQFPプロセッサ用のデータパスの動作検証を行うことにより、来年度の可逆プロセッサ動作実証への見通しがついた。
位相シフト可逆AQFPゲートの研究については、これまでに強磁性体としてPdNiを用いたデバイス作製フロセスの研究を進めてきたが、PdNi合金を用いたプロセスにより高い制御性や再現性が得られることを確認している。この結果、より精密な制御が求められるπ位相シフトジョセフソン接合の作製も安定して行えるようになるなど、順調に進展している。
３次元超伝導回路については、2層のAQFP回路とPTL配線を有するデバイス構造・作製プロセスの検討を行い、最適な超伝導膜、絶縁膜の膜厚を決定するとともにプロセス詳細の検討を行った。また、4インチ化にともなうプロセス条件の最適化を行い、ダブルAQFP集積回路プロセスの構築に向けて研究が順調に進んでいる。
|
| Strategy for Future Research Activity |
可逆AQFPの学理の解明においては、昨年に引き続きチップ上に集積化した多数の可逆AQFP ゲートアレイを用いて可逆AQFP回路の消費エネルギーの実験的評価を試みる。これにより可逆AQFP回路の動作速度と消費エネルギーの関係を実験的に明らかにし、可逆AQFP回路が熱雑音エネルギーを下回る消費エネルギーで動作することを実験的に示す。新規可逆量子磁束回路の創生においては、断熱型量子磁束パラメトロンを複数組み合わせた、多入力多出力高機能可逆論理ゲートを新たに開発し、その動作実証を行う。プロセッサアーキテクチャの研究においては、これまでに動作実証を行ったデータパス、レジスタファイル、制御回路などの可逆AQFPマイクロプロセッサの回路コンポーネントを統合し、可逆AQFPマイクロプロセッサの動作実証を目指す。その動作性能評価に基づいて、可逆超伝導回路の消費エネルギーや集積密度の検討を行い、ディジタル集積回路としての有効性を示す。
π位相シフトジョセフソン接合を用いることで、πあるいは任意の超伝導位相シフト効果を得ることができる。位相シフト可逆AQFP ゲートの研究においては、強磁性体薄膜パターンだけでなく、π位相シフトジョセフソン接合を位相シフト素子として可逆AQFPゲートに取り入れる検討を行い、試作・評価を行う。
３次元超伝導回路の高密度集積化においては、超伝導配線の積層数増加およびウエハ4インチ化にともなうニオブ膜ストレスのデバイス特性に対する影響を明らかにするとともに、PTL配線層を有する2層のAQFP回路プロセスを完成しデバイス作製を行なう。
|
| Assessment Rating |
Interim Assessment Comments (Rating)
A: In light of the aim of introducing the research area into the research categories, the expected progress has been made in research.
|
